JP3910321B2 - 突入電流抑制装置及び電源装置 - Google Patents
突入電流抑制装置及び電源装置 Download PDFInfo
- Publication number
- JP3910321B2 JP3910321B2 JP26125199A JP26125199A JP3910321B2 JP 3910321 B2 JP3910321 B2 JP 3910321B2 JP 26125199 A JP26125199 A JP 26125199A JP 26125199 A JP26125199 A JP 26125199A JP 3910321 B2 JP3910321 B2 JP 3910321B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- inrush current
- circuit
- switch circuit
- input current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、突入電流抑制装置及びこの突入電流抑制装置を用いた電源装置に関するものである。
【０００２】
【従来の技術】
図４に従来の突入電流抑制装置５０及びこの突入電流抑制装置５０に接続した電源ユニットＰＳのブロック図を示す。
【０００３】
従来の突入電流抑制装置５０は、ＡＣ（交流）プラグＰ１に電力が供給されている状態で電源ユニットＰＳのスイッチＳＷがオンになると、ＡＣプラグＰ１から突入電流抑制装置５０、アウトレットＰ２、ＡＣプラグＰ３を経て電源ユニットＰＳに電流が流れる。
【０００４】
この時、突入電流抑制用の抵抗Ｒによって突入電流が抑制されると同時に電流検出回路５１で電源ユニットＰＳに電流が流れていることを検出し、制御回路５２によりスイッチ回路５３をある時間差を持って動作させ、突入電流が減少した後に抵抗Ｒの両端をショートし、抵抗Ｒでの損失をなくすようにしている。
【０００５】
通常、電流検出回路５１としてはカレントトランスや抵抗を、スイッチ回路５１としてはリレーやトライアックを使用した回路が用いられている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した従来の突入電流抑制装置５０においては、電流検出回路５１により入力電流を検出することによって、アウトレットＰ２に接続されている電源ユニットＰＳのＡＣスイッチＳＷの入り切りの状態を判定しているため、実際の回路を組む上で０（Ａ）又はそれ以外という判定を行う回路を構成することが難しく、どうしても入力電流の有無判定を行うために数ｍＡの閾値を設定した回路構成となる。つまり実際には０（Ａ）ではないのにもかかわらず０（Ａ）であると判定してしまい、この結果、電源ユニットＰＳの動作状態の如何にかかわらず突入電流抑制動作を実行したり実行しなかったりという事態が多発してしまうという問題があった。
【０００７】
そこで、本発明は上記の問題を解決するためになされたものであり、入力電流が微小であっても後段に接続された電子機器のＡＣスイッチが入っている場合には突入電流の抑制動作をしないよう構成し、スイッチ回路の不必要なオン、オフ動作、突入電流抑制素子の不必要な電流抑制動作を回避することができる突入電流抑制装置、及び、この突入電流抑制装置を含む電源装置を提供するものである。
【０００８】
【課題を解決するための手段】
請求項１記載の発明の突入電流抑制装置は、電源側からの入力電流を検出する入力電流検出回路と、電源側からの入力電流を抑制する突入電流抑制素子と、オン、オフ動作により突入電流抑制素子の両端を短絡又は開放するスイッチ回路と、前記入力電流検出回路の検出結果に応じてスイッチ回路をオン、オフ動作させるとともに、外部電子機器からの動作中を示す信号を取り込んで前記スイッチ回路をオン状態に保持する制御回路とを有することを特徴とするものである。
【０００９】
この発明によれば、前記制御回路により前記入力電流検出回路の検出結果に応じてスイッチ回路をオン、オフ動作させ突入電流抑制素子による入力電流の抑制又は抑制解除を行うとともに、外部電子機器からの動作中を示す信号を取り込んで前記スイッチ回路をオン状態に保持するものであるから、外部電子機器が動作中の場合には突入電流の抑制動作をしないよう動作させることができ、これによりスイッチ回路の不必要なオン、オフ動作を回避し、突入電流抑制素子の不必要な電流抑制を避けることができる。
【００１０】
請求項２記載の発明の電源装置は、電源側からの入力電流を検出する入力電流検出回路と、電源側からの入力電流を抑制する突入電流抑制素子と、オン、オフ動作により突入電流抑制素子の両端を短絡又は開放するスイッチ回路と、前記入力電流検出回路の検出結果に応じてスイッチ回路をオン、オフ動作させる制御回路とを有する突入電流抑制装置と、前記突入電流抑制装置の後段に接続した電源ユニットとを備え、前記電源ユニットからの動作中を示す信号を前記制御回路に入力してこの制御回路により前記突入電流抑制装置のスイッチ回路をオン状態に保持することを特徴とするものである。
【００１１】
この発明によれば、前記制御回路により前記入力電流検出回路の検出結果に応じてスイッチ回路をオン、オフ動作させ突入電流抑制素子による入力電流の抑制又は抑制解除を行うとともに、後段に接続した電源ユニットからの動作中を示す信号を取り込んで前記スイッチ回路をオン状態に保持するものであるから、電源ユニットが動作中の場合には突入電流の抑制動作をしないよう動作させることができ、これによりスイッチ回路の不必要なオン、オフ動作を回避し、突入電流抑制素子の不必要な電流抑制を避けることができる。
【００１２】
【発明の実施の形態】
以下に本発明の実施の形態を詳細に説明する。
【００１３】
図１は本発明の実施の形態における突入電流抑制装置１及びこの突入電流抑制装置１の後段に接続した外部電子機器の一例である電源ユニットＰＳからなる電源装置１０を示すものである。
【００１４】
突入電流抑制装置１は、ＡＣプラグＰ１の図示しない電源（例えばＡＣ電源）への接続に伴って供給される入力電流を検出する入力電流検出回路２と、電源側からの入力電流を抑制する突入電流抑制素子である抵抗Ｒと、オン、オフ動作により抵抗Ｒの両端を短絡又は開放する例えばリレー等のスイッチ回路３と、前記入力電流検出回路２の検出結果に応じてスイッチ回路３をオン、オフ動作させる制御回路５とを有している。
【００１５】
また、突入電流抑制装置１からアウトレットＰ２、ＡＣプラグＰ３を経て電源ユニットＰＳに電力が供給されるようになっている。
【００１６】
電源ユニットＰＳは、電源スイッチＳＷを備えるとともに、出力端子１１、１２から所定の出力信号（出力電圧）Ｖ（以下「信号Ｖ」という）を出力するようになっている。
【００１７】
そして、この信号Ｖは、コネクタＰＪ２、ＰＪ１を経て前記制御回路５に送られ、この信号Ｖを取り込んだ制御回路５は、信号Ｖが図２に示すようにハイ（Ｈｉｇｈ）である状態では前記突入電流抑制装置１のスイッチ回路３を図２に示すようにオン状態に保持するようになっている。
【００１８】
本実施の形態の突入電流抑制装置１の動作を以下に説明する。
【００１９】
従来例の場合と同様、ＡＣプラグＰ１に電力が供給されている状態で電源ユニットＰＳのスイッチＳＷがオンになると、ＡＣプラグＰ１から突入電流抑制装置１の抵抗Ｒ、アウトレットＰ２、ＡＣプラグＰ３を経て電源ユニットＰＳに電流が流れる。
【００２０】
この時、突入電流抑制用の抵抗Ｒによって突入電流が抑制されると同時に入力電流検出回路２で電源ユニットＰＳに電流が流れていることを検出し、制御回路５によりスイッチ回路３をある時間差を持って動作させ、突入電流が減少した後に抵抗Ｒの両端をショートし、抵抗Ｒでの損失をなくすことは従来例の場合と同様である。
【００２１】
この後、電源ユニットＰＳに電流が流れつづけるとスイッチ回路３はオンし続ける。また、電源ユニットＰＳが待機モードになり入力電流が微小になった場合には、入力電流検出回路２は電源ユニットＰが不動作状態であるかのような誤った検出信号を制御回路５に送りスイッチ回路３をオフさせようとする。
【００２２】
しかし実際には電源ユニットＰＳの電源イッチＳＷはオンしたままの状態であり、信号Ｖは送出されており、従って突入電流が流れる状況にはならず、突入電流抑制装置１の入力ラインに前記抵抗Ｒを挿入する必要はない。
【００２３】
本実施の形態では、信号Ｖを取り込んだ制御回路５により、信号Ｖが図２に示すようにハイ（Ｈｉｇｈ）である状態では前記突入電流抑制装置１のスイッチ回路３をオン状態に保持する。
【００２４】
これにより、電源ユニットＰＳの待機時の抵抗Ｒでの損失を抑えることができる。また、スイッチ回路３の不必要なオン、オフ動作を抑えることもでき、スイッチ回路３がリレーである場合にはその耐久性向上を図れる。
【００２５】
図３は本発明の実施の形態によおける突入電流抑制装置１及び電源ユニットＰＳの他例を示すものであり、基本的な構成は図１に示す突入電流抑制装置１及び電源ユニットＰＳと同様であるが、電源ユニットＰＳの信号ＶをフォトカプラＰＣを介して突入電流抑制装置１の制御回路５に送るようにしたこと、信号Ｖの突入電流抑制装置１への送出ラインにレベル調整用抵抗Ｒ０を接続したことが特徴である。
【００２６】
このような構成により、図１に示す突入電流抑制装置１及び電源ユニットＰＳの場合と同様に作用を発揮することに加え、前記フォトカプラＰＣの使用による信号Ｖの送出ラインの絶縁性の向上が図れ、また、レベル調整用抵抗Ｒ０の抵抗値の仕様変更による各種の電源装置への適用拡大を図れる。
【００２７】
【発明の効果】
請求項１記載の発明によれば、外部電子機器が動作中の場合には突入電流の抑制動作をしないよう動作させることができ、これによりスイッチ回路の不必要なオン、オフ動作を回避し、突入電流抑制素子の不必要な電流抑制を避けることが可能な突入電流抑制装置を提供することができる。
【００２８】
請求項２記載の発明によれば、後段に接続した電源ユニットが動作中の場合には突入電流の抑制動作をしないよう制御でき、これによりスイッチ回路の不必要なオン、オフ動作を回避し、突入電流抑制素子の不必要な電流抑制を避けることができる電源装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における突入電流抑制装置及び電源ユニットからなる電源装置を示すブロック図である。
【図２】本発明の実施の形態における入力電流、電源ユニット、スイッチ回路の状態を示すタイミングチャートである。
【図３】本発明の実施の形態における突入電流抑制装置及び電源ユニットからなる電源装置の他例を示すブロック図である。
【図４】従来の突入電流抑制装置及び電源ユニットのブロック図である。
【符号の説明】
１ 突入電流抑制装置
２ 入力電流検出回路
３ スイッチ回路
５ 制御回路
１０ 電源装置
ＰＳ 電源ユニット
ＳＷ 電源スイッチ
【発明の属する技術分野】
本発明は、突入電流抑制装置及びこの突入電流抑制装置を用いた電源装置に関するものである。
【０００２】
【従来の技術】
図４に従来の突入電流抑制装置５０及びこの突入電流抑制装置５０に接続した電源ユニットＰＳのブロック図を示す。
【０００３】
従来の突入電流抑制装置５０は、ＡＣ（交流）プラグＰ１に電力が供給されている状態で電源ユニットＰＳのスイッチＳＷがオンになると、ＡＣプラグＰ１から突入電流抑制装置５０、アウトレットＰ２、ＡＣプラグＰ３を経て電源ユニットＰＳに電流が流れる。
【０００４】
この時、突入電流抑制用の抵抗Ｒによって突入電流が抑制されると同時に電流検出回路５１で電源ユニットＰＳに電流が流れていることを検出し、制御回路５２によりスイッチ回路５３をある時間差を持って動作させ、突入電流が減少した後に抵抗Ｒの両端をショートし、抵抗Ｒでの損失をなくすようにしている。
【０００５】
通常、電流検出回路５１としてはカレントトランスや抵抗を、スイッチ回路５１としてはリレーやトライアックを使用した回路が用いられている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した従来の突入電流抑制装置５０においては、電流検出回路５１により入力電流を検出することによって、アウトレットＰ２に接続されている電源ユニットＰＳのＡＣスイッチＳＷの入り切りの状態を判定しているため、実際の回路を組む上で０（Ａ）又はそれ以外という判定を行う回路を構成することが難しく、どうしても入力電流の有無判定を行うために数ｍＡの閾値を設定した回路構成となる。つまり実際には０（Ａ）ではないのにもかかわらず０（Ａ）であると判定してしまい、この結果、電源ユニットＰＳの動作状態の如何にかかわらず突入電流抑制動作を実行したり実行しなかったりという事態が多発してしまうという問題があった。
【０００７】
そこで、本発明は上記の問題を解決するためになされたものであり、入力電流が微小であっても後段に接続された電子機器のＡＣスイッチが入っている場合には突入電流の抑制動作をしないよう構成し、スイッチ回路の不必要なオン、オフ動作、突入電流抑制素子の不必要な電流抑制動作を回避することができる突入電流抑制装置、及び、この突入電流抑制装置を含む電源装置を提供するものである。
【０００８】
【課題を解決するための手段】
請求項１記載の発明の突入電流抑制装置は、電源側からの入力電流を検出する入力電流検出回路と、電源側からの入力電流を抑制する突入電流抑制素子と、オン、オフ動作により突入電流抑制素子の両端を短絡又は開放するスイッチ回路と、前記入力電流検出回路の検出結果に応じてスイッチ回路をオン、オフ動作させるとともに、外部電子機器からの動作中を示す信号を取り込んで前記スイッチ回路をオン状態に保持する制御回路とを有することを特徴とするものである。
【０００９】
この発明によれば、前記制御回路により前記入力電流検出回路の検出結果に応じてスイッチ回路をオン、オフ動作させ突入電流抑制素子による入力電流の抑制又は抑制解除を行うとともに、外部電子機器からの動作中を示す信号を取り込んで前記スイッチ回路をオン状態に保持するものであるから、外部電子機器が動作中の場合には突入電流の抑制動作をしないよう動作させることができ、これによりスイッチ回路の不必要なオン、オフ動作を回避し、突入電流抑制素子の不必要な電流抑制を避けることができる。
【００１０】
請求項２記載の発明の電源装置は、電源側からの入力電流を検出する入力電流検出回路と、電源側からの入力電流を抑制する突入電流抑制素子と、オン、オフ動作により突入電流抑制素子の両端を短絡又は開放するスイッチ回路と、前記入力電流検出回路の検出結果に応じてスイッチ回路をオン、オフ動作させる制御回路とを有する突入電流抑制装置と、前記突入電流抑制装置の後段に接続した電源ユニットとを備え、前記電源ユニットからの動作中を示す信号を前記制御回路に入力してこの制御回路により前記突入電流抑制装置のスイッチ回路をオン状態に保持することを特徴とするものである。
【００１１】
この発明によれば、前記制御回路により前記入力電流検出回路の検出結果に応じてスイッチ回路をオン、オフ動作させ突入電流抑制素子による入力電流の抑制又は抑制解除を行うとともに、後段に接続した電源ユニットからの動作中を示す信号を取り込んで前記スイッチ回路をオン状態に保持するものであるから、電源ユニットが動作中の場合には突入電流の抑制動作をしないよう動作させることができ、これによりスイッチ回路の不必要なオン、オフ動作を回避し、突入電流抑制素子の不必要な電流抑制を避けることができる。
【００１２】
【発明の実施の形態】
以下に本発明の実施の形態を詳細に説明する。
【００１３】
図１は本発明の実施の形態における突入電流抑制装置１及びこの突入電流抑制装置１の後段に接続した外部電子機器の一例である電源ユニットＰＳからなる電源装置１０を示すものである。
【００１４】
突入電流抑制装置１は、ＡＣプラグＰ１の図示しない電源（例えばＡＣ電源）への接続に伴って供給される入力電流を検出する入力電流検出回路２と、電源側からの入力電流を抑制する突入電流抑制素子である抵抗Ｒと、オン、オフ動作により抵抗Ｒの両端を短絡又は開放する例えばリレー等のスイッチ回路３と、前記入力電流検出回路２の検出結果に応じてスイッチ回路３をオン、オフ動作させる制御回路５とを有している。
【００１５】
また、突入電流抑制装置１からアウトレットＰ２、ＡＣプラグＰ３を経て電源ユニットＰＳに電力が供給されるようになっている。
【００１６】
電源ユニットＰＳは、電源スイッチＳＷを備えるとともに、出力端子１１、１２から所定の出力信号（出力電圧）Ｖ（以下「信号Ｖ」という）を出力するようになっている。
【００１７】
そして、この信号Ｖは、コネクタＰＪ２、ＰＪ１を経て前記制御回路５に送られ、この信号Ｖを取り込んだ制御回路５は、信号Ｖが図２に示すようにハイ（Ｈｉｇｈ）である状態では前記突入電流抑制装置１のスイッチ回路３を図２に示すようにオン状態に保持するようになっている。
【００１８】
本実施の形態の突入電流抑制装置１の動作を以下に説明する。
【００１９】
従来例の場合と同様、ＡＣプラグＰ１に電力が供給されている状態で電源ユニットＰＳのスイッチＳＷがオンになると、ＡＣプラグＰ１から突入電流抑制装置１の抵抗Ｒ、アウトレットＰ２、ＡＣプラグＰ３を経て電源ユニットＰＳに電流が流れる。
【００２０】
この時、突入電流抑制用の抵抗Ｒによって突入電流が抑制されると同時に入力電流検出回路２で電源ユニットＰＳに電流が流れていることを検出し、制御回路５によりスイッチ回路３をある時間差を持って動作させ、突入電流が減少した後に抵抗Ｒの両端をショートし、抵抗Ｒでの損失をなくすことは従来例の場合と同様である。
【００２１】
この後、電源ユニットＰＳに電流が流れつづけるとスイッチ回路３はオンし続ける。また、電源ユニットＰＳが待機モードになり入力電流が微小になった場合には、入力電流検出回路２は電源ユニットＰが不動作状態であるかのような誤った検出信号を制御回路５に送りスイッチ回路３をオフさせようとする。
【００２２】
しかし実際には電源ユニットＰＳの電源イッチＳＷはオンしたままの状態であり、信号Ｖは送出されており、従って突入電流が流れる状況にはならず、突入電流抑制装置１の入力ラインに前記抵抗Ｒを挿入する必要はない。
【００２３】
本実施の形態では、信号Ｖを取り込んだ制御回路５により、信号Ｖが図２に示すようにハイ（Ｈｉｇｈ）である状態では前記突入電流抑制装置１のスイッチ回路３をオン状態に保持する。
【００２４】
これにより、電源ユニットＰＳの待機時の抵抗Ｒでの損失を抑えることができる。また、スイッチ回路３の不必要なオン、オフ動作を抑えることもでき、スイッチ回路３がリレーである場合にはその耐久性向上を図れる。
【００２５】
図３は本発明の実施の形態によおける突入電流抑制装置１及び電源ユニットＰＳの他例を示すものであり、基本的な構成は図１に示す突入電流抑制装置１及び電源ユニットＰＳと同様であるが、電源ユニットＰＳの信号ＶをフォトカプラＰＣを介して突入電流抑制装置１の制御回路５に送るようにしたこと、信号Ｖの突入電流抑制装置１への送出ラインにレベル調整用抵抗Ｒ０を接続したことが特徴である。
【００２６】
このような構成により、図１に示す突入電流抑制装置１及び電源ユニットＰＳの場合と同様に作用を発揮することに加え、前記フォトカプラＰＣの使用による信号Ｖの送出ラインの絶縁性の向上が図れ、また、レベル調整用抵抗Ｒ０の抵抗値の仕様変更による各種の電源装置への適用拡大を図れる。
【００２７】
【発明の効果】
請求項１記載の発明によれば、外部電子機器が動作中の場合には突入電流の抑制動作をしないよう動作させることができ、これによりスイッチ回路の不必要なオン、オフ動作を回避し、突入電流抑制素子の不必要な電流抑制を避けることが可能な突入電流抑制装置を提供することができる。
【００２８】
請求項２記載の発明によれば、後段に接続した電源ユニットが動作中の場合には突入電流の抑制動作をしないよう制御でき、これによりスイッチ回路の不必要なオン、オフ動作を回避し、突入電流抑制素子の不必要な電流抑制を避けることができる電源装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における突入電流抑制装置及び電源ユニットからなる電源装置を示すブロック図である。
【図２】本発明の実施の形態における入力電流、電源ユニット、スイッチ回路の状態を示すタイミングチャートである。
【図３】本発明の実施の形態における突入電流抑制装置及び電源ユニットからなる電源装置の他例を示すブロック図である。
【図４】従来の突入電流抑制装置及び電源ユニットのブロック図である。
【符号の説明】
１ 突入電流抑制装置
２ 入力電流検出回路
３ スイッチ回路
５ 制御回路
１０ 電源装置
ＰＳ 電源ユニット
ＳＷ 電源スイッチ
Claims (2)
- 電源側からの入力電流を検出する入力電流検出回路と、
電源側からの入力電流を抑制する突入電流抑制素子と、
オン、オフ動作により突入電流抑制素子の両端を短絡又は開放するスイッチ回路と、
前記入力電流検出回路の検出結果に応じてスイッチ回路をオン、オフ動作させるとともに、外部電子機器からの動作中を示す信号を取り込んで前記スイッチ回路をオン状態に保持する制御回路と、
を有することを特徴とする突入電流抑制装置。 - 電源側からの入力電流を検出する入力電流検出回路と、電源側からの入力電流を抑制する突入電流抑制素子と、オン、オフ動作により突入電流抑制素子の両端を短絡又は開放するスイッチ回路と、前記入力電流検出回路の検出結果に応じてスイッチ回路をオン、オフ動作させる制御回路とを有する突入電流抑制装置と、
前記突入電流抑制装置の後段に接続した電源ユニットと、
を備え、
前記電源ユニットからの動作中を示す信号を前記制御回路に入力してこの制御回路により前記突入電流抑制装置のスイッチ回路をオン状態に保持することを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26125199A JP3910321B2 (ja) | 1999-09-14 | 1999-09-14 | 突入電流抑制装置及び電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26125199A JP3910321B2 (ja) | 1999-09-14 | 1999-09-14 | 突入電流抑制装置及び電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001086642A JP2001086642A (ja) | 2001-03-30 |
| JP3910321B2 true JP3910321B2 (ja) | 2007-04-25 |
Family
ID=17359241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26125199A Expired - Fee Related JP3910321B2 (ja) | 1999-09-14 | 1999-09-14 | 突入電流抑制装置及び電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3910321B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129867A (ja) * | 2005-11-07 | 2007-05-24 | Hanshin Electric Co Ltd | 突入電流制限回路用リレー制御方法および突入電流制限回路用リレー制御装置 |
| JP2007282414A (ja) * | 2006-04-10 | 2007-10-25 | Hanshin Electric Co Ltd | 突入電流制限方法及び装置 |
| JP2009178004A (ja) * | 2008-01-28 | 2009-08-06 | Nec Electronics Corp | 電源回路 |
| JP5817565B2 (ja) | 2012-02-02 | 2015-11-18 | 富士通株式会社 | 配電装置、配電システムおよび突入電流抑制方法 |
| WO2016126112A1 (ko) * | 2015-02-03 | 2016-08-11 | 주식회사 지오라인 | 사용자인증 콘센트 또는 커넥터, 전력중개용 모듈 및 전력수요장치 |
-
1999
- 1999-09-14 JP JP26125199A patent/JP3910321B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001086642A (ja) | 2001-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009033247A (ja) | 情報端末装置とそのオプションユニット | |
| JP3910321B2 (ja) | 突入電流抑制装置及び電源装置 | |
| JP2002270336A (ja) | Ｐｔｃヒータ制御装置 | |
| CN109417286B (zh) | 一种伺服驱动器的检测电路及伺服驱动器 | |
| CN113054973B (zh) | 一种血糖仪开关机的控制方法及电路 | |
| JP2011003409A (ja) | 直流コンセント | |
| JPH08185931A (ja) | インターフェース接続装置およびその接続方法 | |
| JP2002062903A (ja) | 制御装置 | |
| JP2003215194A (ja) | コイルの異常監視装置 | |
| JP2018124632A (ja) | 電子制御装置 | |
| JP2737435B2 (ja) | 過電流検出回路付装置 | |
| JP2008197195A (ja) | 画像形成装置 | |
| JP4333383B2 (ja) | 機器アダプタおよび電気機器 | |
| JP2000243215A (ja) | Ａｃ出力ユニット | |
| JPH0422626Y2 (ja) | ||
| JPS6032505Y2 (ja) | 自動換気扇 | |
| JPH10223380A (ja) | ハロゲンランプ点灯装置およびこの装置を用いた画像形成装置 | |
| JPH05244722A (ja) | Ｄｃ電源保護回路 | |
| JP2011101469A (ja) | 電源システム | |
| JPH1195806A (ja) | 電源制御装置 | |
| JPH02250537A (ja) | Ｉｓｄｎ端末装置のｓインタフエース回路 | |
| JPH09191575A (ja) | 電源装置 | |
| JP2008193493A (ja) | 通信制御装置およびそれを備えてなるファクシミリ装置 | |
| JP2000196775A (ja) | 端末網制御装置 | |
| JPH09270697A (ja) | 終端抵抗装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140202 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |