JP2001086642A - 突入電流抑制装置及び電源装置 - Google Patents
突入電流抑制装置及び電源装置Info
- Publication number
- JP2001086642A JP2001086642A JP26125199A JP26125199A JP2001086642A JP 2001086642 A JP2001086642 A JP 2001086642A JP 26125199 A JP26125199 A JP 26125199A JP 26125199 A JP26125199 A JP 26125199A JP 2001086642 A JP2001086642 A JP 2001086642A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- inrush current
- current
- supply unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 スイッチ回路の不必要なオン、オフ動作、突
入電流抑制素子の不必要な電流抑制動作を回避すること
ができる突入電流抑制装置を提供する。 【解決手段】 電源側からの入力電流を検出する入力電
流検出回路２と、電源側からの入力電流を抑制する抵抗
Ｒと、オン、オフ動作により抵抗Ｒの両端を短絡又は開
放するスイッチ回路３と、前記入力電流検出回路２の検
出結果に応じてスイッチ回路３をオン、オフ動作させる
とともに、外部電子機器からの動作中を示す信号を取り
込んで前記スイッチ回路３をオン状態に保持する制御回
路５とを有するものである。
入電流抑制素子の不必要な電流抑制動作を回避すること
ができる突入電流抑制装置を提供する。 【解決手段】 電源側からの入力電流を検出する入力電
流検出回路２と、電源側からの入力電流を抑制する抵抗
Ｒと、オン、オフ動作により抵抗Ｒの両端を短絡又は開
放するスイッチ回路３と、前記入力電流検出回路２の検
出結果に応じてスイッチ回路３をオン、オフ動作させる
とともに、外部電子機器からの動作中を示す信号を取り
込んで前記スイッチ回路３をオン状態に保持する制御回
路５とを有するものである。
Description
【０００１】
【発明の属する技術分野】本発明は、突入電流抑制装置
及びこの突入電流抑制装置を用いた電源装置に関するも
のである。
及びこの突入電流抑制装置を用いた電源装置に関するも
のである。
【０００２】
【従来の技術】図４に従来の突入電流抑制装置５０及び
この突入電流抑制装置５０に接続した電源ユニットＰＳ
のブロック図を示す。
この突入電流抑制装置５０に接続した電源ユニットＰＳ
のブロック図を示す。
【０００３】従来の突入電流抑制装置５０は、ＡＣ（交
流）プラグＰ１に電力が供給されている状態で電源ユニ
ットＰＳのスイッチＳＷがオンになると、ＡＣプラグＰ
１から突入電流抑制装置５０、アウトレットＰ２、ＡＣ
プラグＰ３を経て電源ユニットＰＳに電流が流れる。
流）プラグＰ１に電力が供給されている状態で電源ユニ
ットＰＳのスイッチＳＷがオンになると、ＡＣプラグＰ
１から突入電流抑制装置５０、アウトレットＰ２、ＡＣ
プラグＰ３を経て電源ユニットＰＳに電流が流れる。
【０００４】この時、突入電流抑制用の抵抗Ｒによって
突入電流が抑制されると同時に電流検出回路５１で電源
ユニットＰＳに電流が流れていることを検出し、制御回
路５２によりスイッチ回路５３をある時間差を持って動
作させ、突入電流が減少した後に抵抗Ｒの両端をショー
トし、抵抗Ｒでの損失をなくすようにしている。
突入電流が抑制されると同時に電流検出回路５１で電源
ユニットＰＳに電流が流れていることを検出し、制御回
路５２によりスイッチ回路５３をある時間差を持って動
作させ、突入電流が減少した後に抵抗Ｒの両端をショー
トし、抵抗Ｒでの損失をなくすようにしている。
【０００５】通常、電流検出回路５１としてはカレント
トランスや抵抗を、スイッチ回路５１としてはリレーや
トライアックを使用した回路が用いられている。
トランスや抵抗を、スイッチ回路５１としてはリレーや
トライアックを使用した回路が用いられている。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来の突入電流抑制装置５０においては、電流検出回
路５１により入力電流を検出することによって、アウト
レットＰ２に接続されている電源ユニットＰＳのＡＣス
イッチＳＷの入り切りの状態を判定しているため、実際
の回路を組む上で０（Ａ）又はそれ以外という判定を行
う回路を構成することが難しく、どうしても入力電流の
有無判定を行うために数ｍＡの閾値を設定した回路構成
となる。つまり実際には０（Ａ）ではないのにもかかわ
らず０（Ａ）であると判定してしまい、この結果、電源
ユニットＰＳの動作状態の如何にかかわらず突入電流抑
制動作を実行したり実行しなかったりという事態が多発
してしまうという問題があった。
た従来の突入電流抑制装置５０においては、電流検出回
路５１により入力電流を検出することによって、アウト
レットＰ２に接続されている電源ユニットＰＳのＡＣス
イッチＳＷの入り切りの状態を判定しているため、実際
の回路を組む上で０（Ａ）又はそれ以外という判定を行
う回路を構成することが難しく、どうしても入力電流の
有無判定を行うために数ｍＡの閾値を設定した回路構成
となる。つまり実際には０（Ａ）ではないのにもかかわ
らず０（Ａ）であると判定してしまい、この結果、電源
ユニットＰＳの動作状態の如何にかかわらず突入電流抑
制動作を実行したり実行しなかったりという事態が多発
してしまうという問題があった。
【０００７】そこで、本発明は上記の問題を解決するた
めになされたものであり、入力電流が微小であっても後
段に接続された電子機器のＡＣスイッチが入っている場
合には突入電流の抑制動作をしないよう構成し、スイッ
チ回路の不必要なオン、オフ動作、突入電流抑制素子の
不必要な電流抑制動作を回避することができる突入電流
抑制装置、及び、この突入電流抑制装置を含む電源装置
を提供するものである。
めになされたものであり、入力電流が微小であっても後
段に接続された電子機器のＡＣスイッチが入っている場
合には突入電流の抑制動作をしないよう構成し、スイッ
チ回路の不必要なオン、オフ動作、突入電流抑制素子の
不必要な電流抑制動作を回避することができる突入電流
抑制装置、及び、この突入電流抑制装置を含む電源装置
を提供するものである。
【０００８】
【課題を解決するための手段】請求項１記載の発明の突
入電流抑制装置は、電源側からの入力電流を検出する入
力電流検出回路と、電源側からの入力電流を抑制する突
入電流抑制素子と、オン、オフ動作により突入電流抑制
素子の両端を短絡又は開放するスイッチ回路と、前記入
力電流検出回路の検出結果に応じてスイッチ回路をオ
ン、オフ動作させるとともに、外部電子機器からの動作
中を示す信号を取り込んで前記スイッチ回路をオン状態
に保持する制御回路とを有することを特徴とするもので
ある。
入電流抑制装置は、電源側からの入力電流を検出する入
力電流検出回路と、電源側からの入力電流を抑制する突
入電流抑制素子と、オン、オフ動作により突入電流抑制
素子の両端を短絡又は開放するスイッチ回路と、前記入
力電流検出回路の検出結果に応じてスイッチ回路をオ
ン、オフ動作させるとともに、外部電子機器からの動作
中を示す信号を取り込んで前記スイッチ回路をオン状態
に保持する制御回路とを有することを特徴とするもので
ある。
【０００９】この発明によれば、前記制御回路により前
記入力電流検出回路の検出結果に応じてスイッチ回路を
オン、オフ動作させ突入電流抑制素子による入力電流の
抑制又は抑制解除を行うとともに、外部電子機器からの
動作中を示す信号を取り込んで前記スイッチ回路をオン
状態に保持するものであるから、外部電子機器が動作中
の場合には突入電流の抑制動作をしないよう動作させる
ことができ、これによりスイッチ回路の不必要なオン、
オフ動作を回避し、突入電流抑制素子の不必要な電流抑
制を避けることができる。
記入力電流検出回路の検出結果に応じてスイッチ回路を
オン、オフ動作させ突入電流抑制素子による入力電流の
抑制又は抑制解除を行うとともに、外部電子機器からの
動作中を示す信号を取り込んで前記スイッチ回路をオン
状態に保持するものであるから、外部電子機器が動作中
の場合には突入電流の抑制動作をしないよう動作させる
ことができ、これによりスイッチ回路の不必要なオン、
オフ動作を回避し、突入電流抑制素子の不必要な電流抑
制を避けることができる。
【００１０】請求項２記載の発明の電源装置は、電源側
からの入力電流を検出する入力電流検出回路と、電源側
からの入力電流を抑制する突入電流抑制素子と、オン、
オフ動作により突入電流抑制素子の両端を短絡又は開放
するスイッチ回路と、前記入力電流検出回路の検出結果
に応じてスイッチ回路をオン、オフ動作させる制御回路
とを有する突入電流抑制装置と、前記突入電流抑制装置
の後段に接続した電源ユニットとを備え、前記電源ユニ
ットからの動作中を示す信号を前記制御回路に入力して
この制御回路により前記突入電流抑制装置のスイッチ回
路をオン状態に保持することを特徴とするものである。
からの入力電流を検出する入力電流検出回路と、電源側
からの入力電流を抑制する突入電流抑制素子と、オン、
オフ動作により突入電流抑制素子の両端を短絡又は開放
するスイッチ回路と、前記入力電流検出回路の検出結果
に応じてスイッチ回路をオン、オフ動作させる制御回路
とを有する突入電流抑制装置と、前記突入電流抑制装置
の後段に接続した電源ユニットとを備え、前記電源ユニ
ットからの動作中を示す信号を前記制御回路に入力して
この制御回路により前記突入電流抑制装置のスイッチ回
路をオン状態に保持することを特徴とするものである。
【００１１】この発明によれば、前記制御回路により前
記入力電流検出回路の検出結果に応じてスイッチ回路を
オン、オフ動作させ突入電流抑制素子による入力電流の
抑制又は抑制解除を行うとともに、後段に接続した電源
ユニットからの動作中を示す信号を取り込んで前記スイ
ッチ回路をオン状態に保持するものであるから、電源ユ
ニットが動作中の場合には突入電流の抑制動作をしない
よう動作させることができ、これによりスイッチ回路の
不必要なオン、オフ動作を回避し、突入電流抑制素子の
不必要な電流抑制を避けることができる。
記入力電流検出回路の検出結果に応じてスイッチ回路を
オン、オフ動作させ突入電流抑制素子による入力電流の
抑制又は抑制解除を行うとともに、後段に接続した電源
ユニットからの動作中を示す信号を取り込んで前記スイ
ッチ回路をオン状態に保持するものであるから、電源ユ
ニットが動作中の場合には突入電流の抑制動作をしない
よう動作させることができ、これによりスイッチ回路の
不必要なオン、オフ動作を回避し、突入電流抑制素子の
不必要な電流抑制を避けることができる。
【００１２】
【発明の実施の形態】以下に本発明の実施の形態を詳細
に説明する。
に説明する。
【００１３】図１は本発明の実施の形態における突入電
流抑制装置１及びこの突入電流抑制装置１の後段に接続
した外部電子機器の一例である電源ユニットＰＳからな
る電源装置１０を示すものである。
流抑制装置１及びこの突入電流抑制装置１の後段に接続
した外部電子機器の一例である電源ユニットＰＳからな
る電源装置１０を示すものである。
【００１４】突入電流抑制装置１は、ＡＣプラグＰ１の
図示しない電源（例えばＡＣ電源）への接続に伴って供
給される入力電流を検出する入力電流検出回路２と、電
源側からの入力電流を抑制する突入電流抑制素子である
抵抗Ｒと、オン、オフ動作により抵抗Ｒの両端を短絡又
は開放する例えばリレー等のスイッチ回路３と、前記入
力電流検出回路２の検出結果に応じてスイッチ回路３を
オン、オフ動作させる制御回路５とを有している。
図示しない電源（例えばＡＣ電源）への接続に伴って供
給される入力電流を検出する入力電流検出回路２と、電
源側からの入力電流を抑制する突入電流抑制素子である
抵抗Ｒと、オン、オフ動作により抵抗Ｒの両端を短絡又
は開放する例えばリレー等のスイッチ回路３と、前記入
力電流検出回路２の検出結果に応じてスイッチ回路３を
オン、オフ動作させる制御回路５とを有している。
【００１５】また、突入電流抑制装置１からアウトレッ
トＰ２、ＡＣプラグＰ３を経て電源ユニットＰＳに電力
が供給されるようになっている。
トＰ２、ＡＣプラグＰ３を経て電源ユニットＰＳに電力
が供給されるようになっている。
【００１６】電源ユニットＰＳは、電源スイッチＳＷを
備えるとともに、出力端子１１、１２から所定の出力信
号（出力電圧）Ｖ（以下「信号Ｖ」という）を出力する
ようになっている。
備えるとともに、出力端子１１、１２から所定の出力信
号（出力電圧）Ｖ（以下「信号Ｖ」という）を出力する
ようになっている。
【００１７】そして、この信号Ｖは、コネクタＰＪ２、
ＰＪ１を経て前記制御回路５に送られ、この信号Ｖを取
り込んだ制御回路５は、信号Ｖが図２に示すようにハイ
（Ｈｉｇｈ）である状態では前記突入電流抑制装置１の
スイッチ回路３を図２に示すようにオン状態に保持する
ようになっている。
ＰＪ１を経て前記制御回路５に送られ、この信号Ｖを取
り込んだ制御回路５は、信号Ｖが図２に示すようにハイ
（Ｈｉｇｈ）である状態では前記突入電流抑制装置１の
スイッチ回路３を図２に示すようにオン状態に保持する
ようになっている。
【００１８】本実施の形態の突入電流抑制装置１の動作
を以下に説明する。
を以下に説明する。
【００１９】従来例の場合と同様、ＡＣプラグＰ１に電
力が供給されている状態で電源ユニットＰＳのスイッチ
ＳＷがオンになると、ＡＣプラグＰ１から突入電流抑制
装置１の抵抗Ｒ、アウトレットＰ２、ＡＣプラグＰ３を
経て電源ユニットＰＳに電流が流れる。
力が供給されている状態で電源ユニットＰＳのスイッチ
ＳＷがオンになると、ＡＣプラグＰ１から突入電流抑制
装置１の抵抗Ｒ、アウトレットＰ２、ＡＣプラグＰ３を
経て電源ユニットＰＳに電流が流れる。
【００２０】この時、突入電流抑制用の抵抗Ｒによって
突入電流が抑制されると同時に入力電流検出回路２で電
源ユニットＰＳに電流が流れていることを検出し、制御
回路５によりスイッチ回路３をある時間差を持って動作
させ、突入電流が減少した後に抵抗Ｒの両端をショート
し、抵抗Ｒでの損失をなくすことは従来例の場合と同様
である。
突入電流が抑制されると同時に入力電流検出回路２で電
源ユニットＰＳに電流が流れていることを検出し、制御
回路５によりスイッチ回路３をある時間差を持って動作
させ、突入電流が減少した後に抵抗Ｒの両端をショート
し、抵抗Ｒでの損失をなくすことは従来例の場合と同様
である。
【００２１】この後、電源ユニットＰＳに電流が流れつ
づけるとスイッチ回路３はオンし続ける。また、電源ユ
ニットＰＳが待機モードになり入力電流が微小になった
場合には、入力電流検出回路２は電源ユニットＰが不動
作状態であるかのような誤った検出信号を制御回路５に
送りスイッチ回路３をオフさせようとする。
づけるとスイッチ回路３はオンし続ける。また、電源ユ
ニットＰＳが待機モードになり入力電流が微小になった
場合には、入力電流検出回路２は電源ユニットＰが不動
作状態であるかのような誤った検出信号を制御回路５に
送りスイッチ回路３をオフさせようとする。
【００２２】しかし実際には電源ユニットＰＳの電源イ
ッチＳＷはオンしたままの状態であり、信号Ｖは送出さ
れており、従って突入電流が流れる状況にはならず、突
入電流抑制装置１の入力ラインに前記抵抗Ｒを挿入する
必要はない。
ッチＳＷはオンしたままの状態であり、信号Ｖは送出さ
れており、従って突入電流が流れる状況にはならず、突
入電流抑制装置１の入力ラインに前記抵抗Ｒを挿入する
必要はない。
【００２３】本実施の形態では、信号Ｖを取り込んだ制
御回路５により、信号Ｖが図２に示すようにハイ（Ｈｉ
ｇｈ）である状態では前記突入電流抑制装置１のスイッ
チ回路３をオン状態に保持する。
御回路５により、信号Ｖが図２に示すようにハイ（Ｈｉ
ｇｈ）である状態では前記突入電流抑制装置１のスイッ
チ回路３をオン状態に保持する。
【００２４】これにより、電源ユニットＰＳの待機時の
抵抗Ｒでの損失を抑えることができる。また、スイッチ
回路３の不必要なオン、オフ動作を抑えることもでき、
スイッチ回路３がリレーである場合にはその耐久性向上
を図れる。
抵抗Ｒでの損失を抑えることができる。また、スイッチ
回路３の不必要なオン、オフ動作を抑えることもでき、
スイッチ回路３がリレーである場合にはその耐久性向上
を図れる。
【００２５】図３は本発明の実施の形態によおける突入
電流抑制装置１及び電源ユニットＰＳの他例を示すもの
であり、基本的な構成は図１に示す突入電流抑制装置１
及び電源ユニットＰＳと同様であるが、電源ユニットＰ
Ｓの信号ＶをフォトカプラＰＣを介して突入電流抑制装
置１の制御回路５に送るようにしたこと、信号Ｖの突入
電流抑制装置１への送出ラインにレベル調整用抵抗Ｒ０
を接続したことが特徴である。
電流抑制装置１及び電源ユニットＰＳの他例を示すもの
であり、基本的な構成は図１に示す突入電流抑制装置１
及び電源ユニットＰＳと同様であるが、電源ユニットＰ
Ｓの信号ＶをフォトカプラＰＣを介して突入電流抑制装
置１の制御回路５に送るようにしたこと、信号Ｖの突入
電流抑制装置１への送出ラインにレベル調整用抵抗Ｒ０
を接続したことが特徴である。
【００２６】このような構成により、図１に示す突入電
流抑制装置１及び電源ユニットＰＳの場合と同様に作用
を発揮することに加え、前記フォトカプラＰＣの使用に
よる信号Ｖの送出ラインの絶縁性の向上が図れ、また、
レベル調整用抵抗Ｒ０の抵抗値の仕様変更による各種の
電源装置への適用拡大を図れる。
流抑制装置１及び電源ユニットＰＳの場合と同様に作用
を発揮することに加え、前記フォトカプラＰＣの使用に
よる信号Ｖの送出ラインの絶縁性の向上が図れ、また、
レベル調整用抵抗Ｒ０の抵抗値の仕様変更による各種の
電源装置への適用拡大を図れる。
【００２７】
【発明の効果】請求項１記載の発明によれば、外部電子
機器が動作中の場合には突入電流の抑制動作をしないよ
う動作させることができ、これによりスイッチ回路の不
必要なオン、オフ動作を回避し、突入電流抑制素子の不
必要な電流抑制を避けることが可能な突入電流抑制装置
を提供することができる。
機器が動作中の場合には突入電流の抑制動作をしないよ
う動作させることができ、これによりスイッチ回路の不
必要なオン、オフ動作を回避し、突入電流抑制素子の不
必要な電流抑制を避けることが可能な突入電流抑制装置
を提供することができる。
【００２８】請求項２記載の発明によれば、後段に接続
した電源ユニットが動作中の場合には突入電流の抑制動
作をしないよう制御でき、これによりスイッチ回路の不
必要なオン、オフ動作を回避し、突入電流抑制素子の不
必要な電流抑制を避けることができる電源装置を提供す
ることができる。
した電源ユニットが動作中の場合には突入電流の抑制動
作をしないよう制御でき、これによりスイッチ回路の不
必要なオン、オフ動作を回避し、突入電流抑制素子の不
必要な電流抑制を避けることができる電源装置を提供す
ることができる。
【図１】本発明の実施の形態における突入電流抑制装置
及び電源ユニットからなる電源装置を示すブロック図で
ある。
及び電源ユニットからなる電源装置を示すブロック図で
ある。
【図２】本発明の実施の形態における入力電流、電源ユ
ニット、スイッチ回路の状態を示すタイミングチャート
である。
ニット、スイッチ回路の状態を示すタイミングチャート
である。
【図３】本発明の実施の形態における突入電流抑制装置
及び電源ユニットからなる電源装置の他例を示すブロッ
ク図である。
及び電源ユニットからなる電源装置の他例を示すブロッ
ク図である。
【図４】従来の突入電流抑制装置及び電源ユニットのブ
ロック図である。
ロック図である。
１ 突入電流抑制装置 ２ 入力電流検出回路 ３ スイッチ回路 ５ 制御回路 １０ 電源装置 ＰＳ 電源ユニット ＳＷ 電源スイッチ
Claims (2)
- 【請求項１】 電源側からの入力電流を検出する入力電
流検出回路と、 電源側からの入力電流を抑制する突入電流抑制素子と、 オン、オフ動作により突入電流抑制素子の両端を短絡又
は開放するスイッチ回路と、 前記入力電流検出回路の検出結果に応じてスイッチ回路
をオン、オフ動作させるとともに、外部電子機器からの
動作中を示す信号を取り込んで前記スイッチ回路をオン
状態に保持する制御回路と、 を有することを特徴とする突入電流抑制装置。 - 【請求項２】 電源側からの入力電流を検出する入力電
流検出回路と、電源側からの入力電流を抑制する突入電
流抑制素子と、オン、オフ動作により突入電流抑制素子
の両端を短絡又は開放するスイッチ回路と、前記入力電
流検出回路の検出結果に応じてスイッチ回路をオン、オ
フ動作させる制御回路とを有する突入電流抑制装置と、 前記突入電流抑制装置の後段に接続した電源ユニット
と、 を備え、 前記電源ユニットからの動作中を示す信号を前記制御回
路に入力してこの制御回路により前記突入電流抑制装置
のスイッチ回路をオン状態に保持することを特徴とする
電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26125199A JP3910321B2 (ja) | 1999-09-14 | 1999-09-14 | 突入電流抑制装置及び電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26125199A JP3910321B2 (ja) | 1999-09-14 | 1999-09-14 | 突入電流抑制装置及び電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001086642A true JP2001086642A (ja) | 2001-03-30 |
| JP3910321B2 JP3910321B2 (ja) | 2007-04-25 |
Family
ID=17359241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26125199A Expired - Fee Related JP3910321B2 (ja) | 1999-09-14 | 1999-09-14 | 突入電流抑制装置及び電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3910321B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129867A (ja) * | 2005-11-07 | 2007-05-24 | Hanshin Electric Co Ltd | 突入電流制限回路用リレー制御方法および突入電流制限回路用リレー制御装置 |
| JP2007282414A (ja) * | 2006-04-10 | 2007-10-25 | Hanshin Electric Co Ltd | 突入電流制限方法及び装置 |
| JP2009178004A (ja) * | 2008-01-28 | 2009-08-06 | Nec Electronics Corp | 電源回路 |
| US9287715B2 (en) | 2012-02-02 | 2016-03-15 | Fujitsu Limited | Power distribution device, power distribution system and method for suppressing inrush current |
| JP2018514172A (ja) * | 2015-02-03 | 2018-05-31 | ジョ−ライン コーポレーション リミテッド | 使用者認証コンセント又はコネクタ、電力仲介用モジュール及び電力需要装置 |
-
1999
- 1999-09-14 JP JP26125199A patent/JP3910321B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129867A (ja) * | 2005-11-07 | 2007-05-24 | Hanshin Electric Co Ltd | 突入電流制限回路用リレー制御方法および突入電流制限回路用リレー制御装置 |
| JP2007282414A (ja) * | 2006-04-10 | 2007-10-25 | Hanshin Electric Co Ltd | 突入電流制限方法及び装置 |
| JP2009178004A (ja) * | 2008-01-28 | 2009-08-06 | Nec Electronics Corp | 電源回路 |
| US9287715B2 (en) | 2012-02-02 | 2016-03-15 | Fujitsu Limited | Power distribution device, power distribution system and method for suppressing inrush current |
| JP2018514172A (ja) * | 2015-02-03 | 2018-05-31 | ジョ−ライン コーポレーション リミテッド | 使用者認証コンセント又はコネクタ、電力仲介用モジュール及び電力需要装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3910321B2 (ja) | 2007-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10506684B2 (en) | Protection circuit and illumination driving circuit | |
| JP2001086642A (ja) | 突入電流抑制装置及び電源装置 | |
| US5787293A (en) | Computer incorporating a power supply control system therein | |
| JP2010140364A (ja) | 処理装置 | |
| JPH11212683A (ja) | テーブルタップ | |
| JPH08185931A (ja) | インターフェース接続装置およびその接続方法 | |
| JP2006174187A (ja) | リモコン信号受信装置 | |
| US10908664B2 (en) | POE power supply system | |
| JPH09275411A (ja) | マルチポート中継装置 | |
| JP3301481B2 (ja) | サーバ装置の監視制御方法および電源制御装置 | |
| JP2001112068A (ja) | 赤外線リモートコントロール信号処理装置 | |
| US9946330B2 (en) | Information processing apparatus, non-transitory computer readable medium, and information processing method | |
| JPH07154379A (ja) | 回線切替制御方法 | |
| KR100403558B1 (ko) | 이동통신 단말기의 전계 발광 램프 제어장치 및 그 방법 | |
| JP2000041084A (ja) | 網制御装置 | |
| JP2003215194A (ja) | コイルの異常監視装置 | |
| JP4023009B2 (ja) | 端末網制御装置 | |
| JPH06187072A (ja) | 電気機器システム | |
| JPH09326811A (ja) | 終端抵抗設定装置 | |
| JP3952051B2 (ja) | 通信端末およびプログラム | |
| JP2000243215A (ja) | Ａｃ出力ユニット | |
| JP3924895B2 (ja) | 端末網制御装置 | |
| JPH11308388A (ja) | 電子機器 | |
| JP2021033780A (ja) | データ処理装置 | |
| KR19980016939A (ko) | 릴레이장치의 파손방지회로 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140202 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |