JPS63299464A - デジタルテレビジョン受像機 - Google Patents
デジタルテレビジョン受像機Info
- Publication number
- JPS63299464A JPS63299464A JP13356287A JP13356287A JPS63299464A JP S63299464 A JPS63299464 A JP S63299464A JP 13356287 A JP13356287 A JP 13356287A JP 13356287 A JP13356287 A JP 13356287A JP S63299464 A JPS63299464 A JP S63299464A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- television receiver
- registers
- contents
- content
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 32
- 238000010891 electric arc Methods 0.000 abstract description 4
- 238000001514 detection method Methods 0.000 abstract 1
- 238000011084 recovery Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビジョン信号処理用の′？！を種の設定
値がデジタνデータでメモリに書き込まれているデジタ
ルテレビジョン受像機に関するものである。
値がデジタνデータでメモリに書き込まれているデジタ
ルテレビジョン受像機に関するものである。
従来の技術
従来のデジタＭテレビジぢン受像機は第２図に示すよう
に構成されている。制御を実行するデジタル信号処理回
路ｌには、外部からコントロール可能な複数のレジスタ
２、〜２Ｎが接続さｎており、レジスタ２１〜２Ｎの内
容を書き換えることによってデジタル信号処理の動作を
変更できるように構成されている。レジスタ２１〜２Ｎ
はインｌ−フエーヌ回路８とパスライン４を介してマイ
クロコンピュータ５に接続されており、必要に応じてマ
イクロコンピュータ５ば内蔵されたＲＯＭ ６やＲＡｋ
ｉ ７のデータをレジスタ２１〜２Ｎに転送し、デジタ
ル信号処理の動作を変先るものである。
に構成されている。制御を実行するデジタル信号処理回
路ｌには、外部からコントロール可能な複数のレジスタ
２、〜２Ｎが接続さｎており、レジスタ２１〜２Ｎの内
容を書き換えることによってデジタル信号処理の動作を
変更できるように構成されている。レジスタ２１〜２Ｎ
はインｌ−フエーヌ回路８とパスライン４を介してマイ
クロコンピュータ５に接続されており、必要に応じてマ
イクロコンピュータ５ば内蔵されたＲＯＭ ６やＲＡｋ
ｉ ７のデータをレジスタ２１〜２Ｎに転送し、デジタ
ル信号処理の動作を変先るものである。
発明が解決しようとする問題点 。
このような従来の構成では、制御の設定値となるコント
ロールデータがレジスタ２１〜２Ｎに保持されているた
め、テレビジョン受縁機のゲラフン管のアーク放電など
のノイズによりレジスタ２１〜２Ｎの内容が変化した場
合には、それ以後はテレビジョン受像機が正常に動作し
なくなるという問題を有している。
ロールデータがレジスタ２１〜２Ｎに保持されているた
め、テレビジョン受縁機のゲラフン管のアーク放電など
のノイズによりレジスタ２１〜２Ｎの内容が変化した場
合には、それ以後はテレビジョン受像機が正常に動作し
なくなるという問題を有している。
また、マイクロコンピュータ５の中ではコントロールデ
ータはマスクＲＯＭ ６ ！、しくけメモリーバックア
ップされたＲＡＭ ７に書かれているので、マスクＲＯ
Ｍ ６の場合には変更できないという欠点が。
ータはマスクＲＯＭ ６ ！、しくけメモリーバックア
ップされたＲＡＭ ７に書かれているので、マスクＲＯ
Ｍ ６の場合には変更できないという欠点が。
ＲＡＭ ７の場合には上記のようにノイズにより変化す
る可能性を有している。
る可能性を有している。
本発明は保持されているコントロールデータがノイズな
どによって変化しても、その後において正常な動作に自
動復帰できるデジタルテレビジョン受像機を提供するこ
とを目的とする。
どによって変化しても、その後において正常な動作に自
動復帰できるデジタルテレビジョン受像機を提供するこ
とを目的とする。
問題点を解決するための手段
本発明のデジタルテレビジョン受像機は、第１のメモリ
に書き込まれたテレビジョン信号処理用のコントロール
データを読め出して第２のメモリに設定し、その第２の
メモリの内容に基づいてテレビジョン信号処理回路の動
作の制御を実行するよう構成するとともに、前記第１の
メモリから定期的にコントロールデータを睨み出して前
記第２のメモリの内容をリフレッシュする更新手段を設
けたことを特徴とする。
に書き込まれたテレビジョン信号処理用のコントロール
データを読め出して第２のメモリに設定し、その第２の
メモリの内容に基づいてテレビジョン信号処理回路の動
作の制御を実行するよう構成するとともに、前記第１の
メモリから定期的にコントロールデータを睨み出して前
記第２のメモリの内容をリフレッシュする更新手段を設
けたことを特徴とする。
作用
この構成によると、テレビジョン受像機のブラウン管の
アーク放電などのノイズにまり第２のメモＩＪの内容が
変化した場合でも、第２のメモリの内容は更新手段によ
って定期的にリフレッシュされるので、テレビジョン受
像機はただちに正常の、動作に復帰する。
アーク放電などのノイズにまり第２のメモＩＪの内容が
変化した場合でも、第２のメモリの内容は更新手段によ
って定期的にリフレッシュされるので、テレビジョン受
像機はただちに正常の、動作に復帰する。
実施例
以下１本発明の一実施例を第１図１ζ基づいて説明する
。
。
＠１図は本発明のデジタルテレビジョン受仰機の要部の
構成図を示す。制御を実行するデジタル信号処理回路１
には、外部からコントロール可能な複数のレジスタ２１
〜２Ｎ［第２のメモリ］が接続さ口ており、レジスタ２
１〜２Ｎの内容を書き換えることによってデジタル信号
処理の動作を変更できるように構成されている。レジス
タ２１〜２Ｎはインターフェース回路８を介して第１の
メモリとしてのＲＯＭ ８に接続されている。ここでＲ
ＯＭ ８としては、マスクＲＯＭではなくて電気的に書
き換えを行うことができるＥＥＰ−ＲＯＭが使用される
。前記インターフェース回路８にはタイミング発生回路
９が接続されており、タイミング発生回路９から定期的
に発生するタイミング信号を検出したインターフェース
回路８はそのたびにＲＯＭ Ｂの内容を読み出して、前
記レジスタ２、〜２Ｎの内容を新しく ＲＯＭ８から読
み出した内容に更新するように構成されている。
構成図を示す。制御を実行するデジタル信号処理回路１
には、外部からコントロール可能な複数のレジスタ２１
〜２Ｎ［第２のメモリ］が接続さ口ており、レジスタ２
１〜２Ｎの内容を書き換えることによってデジタル信号
処理の動作を変更できるように構成されている。レジス
タ２１〜２Ｎはインターフェース回路８を介して第１の
メモリとしてのＲＯＭ ８に接続されている。ここでＲ
ＯＭ ８としては、マスクＲＯＭではなくて電気的に書
き換えを行うことができるＥＥＰ−ＲＯＭが使用される
。前記インターフェース回路８にはタイミング発生回路
９が接続されており、タイミング発生回路９から定期的
に発生するタイミング信号を検出したインターフェース
回路８はそのたびにＲＯＭ Ｂの内容を読み出して、前
記レジスタ２、〜２Ｎの内容を新しく ＲＯＭ８から読
み出した内容に更新するように構成されている。
このように構成したｔこめ、テレビジョン受像機のブラ
ウン管のアーク放電などのノイズによりレジスタ２１〜
２Ｎの内容が変化した場合でも、レジスタ２１〜２Ｎの
内容は、インターフェース回路８とタイミング発生回路
９とで構成される更新手段１０によって、定期的にリフ
レッシュされるので、テレビジョン受像機はただちに正
常の動作に自動的に復帰する。
ウン管のアーク放電などのノイズによりレジスタ２１〜
２Ｎの内容が変化した場合でも、レジスタ２１〜２Ｎの
内容は、インターフェース回路８とタイミング発生回路
９とで構成される更新手段１０によって、定期的にリフ
レッシュされるので、テレビジョン受像機はただちに正
常の動作に自動的に復帰する。
また％ＲＯＭ ８は電気的に書き込みが可能であるｆこ
め、ユーザーがコントローνしない設計定数や工場調整
値を簡単に書き込むことができ、しかもＲＯＭであるた
め１述のような外乱があっても従来のＲＡＭ ７のよう
ｔζその内容が変化しない。
め、ユーザーがコントローνしない設計定数や工場調整
値を簡単に書き込むことができ、しかもＲＯＭであるた
め１述のような外乱があっても従来のＲＡＭ ７のよう
ｔζその内容が変化しない。
上記実施例ではデジタル信号処理回路１には第２のメモ
リとしてのレジスタ２１〜２Ｎが接続されているとして
説明したが、第２のメモ！ＪｌｅＲＡＭで構成しても同
様である。
リとしてのレジスタ２１〜２Ｎが接続されているとして
説明したが、第２のメモ！ＪｌｅＲＡＭで構成しても同
様である。
発明の効果
以上のように本発明は、第１のメモリに書き込まれたコ
ントロールデータを読み出して第２のメモリに設定し、
第２のメモリの内容に基づいて動作の制御を実行するよ
う構成するとともに、＠１のメモリから定期的にコント
ロールデータを読み出して第２のメモリの内容をリフレ
ッシュする更新手段を設けたため、テレビジョン受像機
のブラウン管のアーク放電などのノイズにより第２のメ
モリの内容が変化した場合でも、第２のメモリは更新手
段によって定期的Ｇこリフレッシュされているので、テ
レビジョン受像機はただちに正常の動作に自動復帰する
ことができ、誤動作を防止できるため信頼性が大幅に向
上するものである。
ントロールデータを読み出して第２のメモリに設定し、
第２のメモリの内容に基づいて動作の制御を実行するよ
う構成するとともに、＠１のメモリから定期的にコント
ロールデータを読み出して第２のメモリの内容をリフレ
ッシュする更新手段を設けたため、テレビジョン受像機
のブラウン管のアーク放電などのノイズにより第２のメ
モリの内容が変化した場合でも、第２のメモリは更新手
段によって定期的Ｇこリフレッシュされているので、テ
レビジョン受像機はただちに正常の動作に自動復帰する
ことができ、誤動作を防止できるため信頼性が大幅に向
上するものである。
第１図は本発明のデジタルテレビジョン受像機の一実施
例の要部のブロック図、第２図は従来のデジタルテレビ
ジョン受像機の要部のブロック図である。 １−デジタ〃信号処理回路、２１〜２Ｎ・−・レジスタ
〔第２のメモリ〕、８・・・インターフェース回路。 ８・−・ＲＯＭ （第１のメモリ〕、９−・−タイミン
グ発生回路、１０・・・更新手段。
例の要部のブロック図、第２図は従来のデジタルテレビ
ジョン受像機の要部のブロック図である。 １−デジタ〃信号処理回路、２１〜２Ｎ・−・レジスタ
〔第２のメモリ〕、８・・・インターフェース回路。 ８・−・ＲＯＭ （第１のメモリ〕、９−・−タイミン
グ発生回路、１０・・・更新手段。
Claims (1)
- 【特許請求の範囲】 １、第１のメモリに書き込まれたテレビジョン信号処理
用のコントロールデータを読み出して第２のメモリに設
定し、第２のメモリの内容に基づいてテレビジョン信号
処理回路の動作の制御を実行するよう構成するとともに
、前記第１のメモリから定期的に前記コントロールデー
タを読み出して前記第２のメモリの内容をリフレッシュ
する更新手段を設けたデジタルテレビジョン受像機。 ２、第１のメモリを電気的に書き換え可能なＲＯＭで構
成し、第２のメモリをＲＡＭもしくはレジスタで構成し
たことを特徴とする特許請求の範囲第１項記載のデジタ
ルテレビジョン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13356287A JPS63299464A (ja) | 1987-05-28 | 1987-05-28 | デジタルテレビジョン受像機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13356287A JPS63299464A (ja) | 1987-05-28 | 1987-05-28 | デジタルテレビジョン受像機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63299464A true JPS63299464A (ja) | 1988-12-06 |
Family
ID=15107705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13356287A Pending JPS63299464A (ja) | 1987-05-28 | 1987-05-28 | デジタルテレビジョン受像機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63299464A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011243160A (ja) * | 2010-05-21 | 2011-12-01 | Denso Corp | 制御装置、保護装置および保護方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196833A (ja) * | 1984-10-17 | 1986-05-15 | Sony Corp | テレビ受像機 |
-
1987
- 1987-05-28 JP JP13356287A patent/JPS63299464A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196833A (ja) * | 1984-10-17 | 1986-05-15 | Sony Corp | テレビ受像機 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011243160A (ja) * | 2010-05-21 | 2011-12-01 | Denso Corp | 制御装置、保護装置および保護方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63299464A (ja) | デジタルテレビジョン受像機 | |
| JPS57113497A (en) | Error correction system | |
| JPS5862891A (ja) | メモリ再書込み方式 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPS6020769B2 (ja) | マイクロプログラム制御方式 | |
| JPH0199382A (ja) | テレビジヨン受信機 | |
| JPH03208158A (ja) | 電子制御装置 | |
| JPH04156641A (ja) | レジスタアクセス装置 | |
| JPH02245846A (ja) | メモリプロテクト回路 | |
| JPS5839343A (ja) | 複数システムの初動装置 | |
| JPH0736692A (ja) | ビット毎に設定可能なレジスタ | |
| JPS63217594A (ja) | 予備回路を具備するバブルメモリ装置 | |
| JPH05282088A (ja) | キーマトリクスのデータ読込装置 | |
| JPS61169948A (ja) | 記憶装置 | |
| JPS5553748A (en) | Data process system | |
| JPS62221758A (ja) | 記憶装置 | |
| JPS5580896A (en) | Memory initial setting system | |
| JPH0528285A (ja) | マイクロコンピユータ | |
| JPS5814000B2 (ja) | レジスタセット回路 | |
| JPS6138498B2 (ja) | ||
| JPH03103948A (ja) | マイクロコンピュータのメモリ保護回路 | |
| JPS5856126A (ja) | デ−タ転送装置 | |
| JPH0315217B2 (ja) | ||
| JPH056208B2 (ja) | ||
| JPS63231552A (ja) | 記憶装置 |