JPH0528285A - マイクロコンピユータ - Google Patents
マイクロコンピユータInfo
- Publication number
- JPH0528285A JPH0528285A JP3223790A JP22379091A JPH0528285A JP H0528285 A JPH0528285 A JP H0528285A JP 3223790 A JP3223790 A JP 3223790A JP 22379091 A JP22379091 A JP 22379091A JP H0528285 A JPH0528285 A JP H0528285A
- Authority
- JP
- Japan
- Prior art keywords
- prom
- microcomputer
- nonvolatile memory
- latch
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】外部から電気的に書換え可能な不揮発性メモリ
を内蔵し、前記不揮発性メモリに対する書込み電圧が外
部端子に印加されたことを検出し、その検出信号により
前記不揮発性メモリへの書込み状態となるマイクロコン
ピュータにおいて、不揮発性メモリに対する書込み状態
でないことを検出した時は前記検出信号を無効にする無
効手段を有し、不必要な不揮発性メモリへの書込み状態
への移行を禁止する。 【構成】不揮発性メモリの特定のアドレスにアクセスし
た時又は特定の命令が読み出された時にセットされるラ
ッチ回路１１を有する。 【効果】不揮発性メモリへの書込み状態以外でのＰＲＯ
Ｍモードへの移行を禁止できるので誤動作を防止でき
る。
を内蔵し、前記不揮発性メモリに対する書込み電圧が外
部端子に印加されたことを検出し、その検出信号により
前記不揮発性メモリへの書込み状態となるマイクロコン
ピュータにおいて、不揮発性メモリに対する書込み状態
でないことを検出した時は前記検出信号を無効にする無
効手段を有し、不必要な不揮発性メモリへの書込み状態
への移行を禁止する。 【構成】不揮発性メモリの特定のアドレスにアクセスし
た時又は特定の命令が読み出された時にセットされるラ
ッチ回路１１を有する。 【効果】不揮発性メモリへの書込み状態以外でのＰＲＯ
Ｍモードへの移行を禁止できるので誤動作を防止でき
る。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
に関し、特に外部から電気的に書換え可能な不揮発性メ
モリ（以下ＰＲＯＭとする）を内蔵したマイクロコンピ
ュータに関する。
に関し、特に外部から電気的に書換え可能な不揮発性メ
モリ（以下ＰＲＯＭとする）を内蔵したマイクロコンピ
ュータに関する。
【０００２】
【従来の技術】従来のＰＲＯＭを内蔵したマイクロコン
ピュータでは、ＰＲＯＭの書込みの際には書込み電圧
（以下Ｖｐｐとする）として、高電圧を外部端子に印加
することによって書込みを行っていた。その際発生する
ＰＲＯＭモード信号により、ＰＲＯＭ周辺回路、例えば
アドレスデコーダ、タイミング発生回路などを含むＰＲ
ＯＭ部をシステムから分離し、ＰＲＯＭ部のみが外部か
ら制御可能な状態にし（以下ＰＲＯＭモードとする）、
外部端子からＰＲＯＭを制御するコマンド（例えば書込
み，ブランクチェック，ベリファイ）および書込みデー
タやプログラムカウンタのインクリメントクロックを入
力することにより、書込み読み出しが行われる。
ピュータでは、ＰＲＯＭの書込みの際には書込み電圧
（以下Ｖｐｐとする）として、高電圧を外部端子に印加
することによって書込みを行っていた。その際発生する
ＰＲＯＭモード信号により、ＰＲＯＭ周辺回路、例えば
アドレスデコーダ、タイミング発生回路などを含むＰＲ
ＯＭ部をシステムから分離し、ＰＲＯＭ部のみが外部か
ら制御可能な状態にし（以下ＰＲＯＭモードとする）、
外部端子からＰＲＯＭを制御するコマンド（例えば書込
み，ブランクチェック，ベリファイ）および書込みデー
タやプログラムカウンタのインクリメントクロックを入
力することにより、書込み読み出しが行われる。
【０００３】このように従来ＰＲＯＭモードへの状態遷
移は端にＶｐｐ端子に高電圧を印加し、ＰＲＯＭモード
信号を発生させることで行なわれていた。
移は端にＶｐｐ端子に高電圧を印加し、ＰＲＯＭモード
信号を発生させることで行なわれていた。
【０００４】
【発明が解決しようとする課題】通常、ＰＲＯＭへの書
込みを１度しか行なわないマイクロコンピュータ、いわ
ゆるワンチップマイクロコンピュータのＰＲＯＭ版（Ｏ
ｎｅ Ｔｉｍｅ ＰＲＯＭマイコン）のにおいて、書込
み後はマスクＲＯＭ品同様いろいろな環境条件の下で使
用される。
込みを１度しか行なわないマイクロコンピュータ、いわ
ゆるワンチップマイクロコンピュータのＰＲＯＭ版（Ｏ
ｎｅ Ｔｉｍｅ ＰＲＯＭマイコン）のにおいて、書込
み後はマスクＲＯＭ品同様いろいろな環境条件の下で使
用される。
【０００５】従って従来のように、Ｖｐｐ端子に高電圧
が印加されただけでＰＲＯＭモードへと移行したので
は、通常動作中にテレビジョン受信機など瞬間的に電圧
パルス（あるいはノイズ）が発生するような環境の下で
使用された場合、ＰＲＯＭモードへの移行による、シス
テムクロックの停止等により、誤動作を引き起こす可能
性があるという問題点があった。
が印加されただけでＰＲＯＭモードへと移行したので
は、通常動作中にテレビジョン受信機など瞬間的に電圧
パルス（あるいはノイズ）が発生するような環境の下で
使用された場合、ＰＲＯＭモードへの移行による、シス
テムクロックの停止等により、誤動作を引き起こす可能
性があるという問題点があった。
【０００６】本発明の目的は通常動作時の誤動作を防止
できるマイクロコンピュータを提供することにある。
できるマイクロコンピュータを提供することにある。
【０００７】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、外部から電気的に書替え可能な不揮発性メモ
リを内蔵し、前記不揮発性メモリに対する、書込み電圧
が外部端子に印加されたことを検出する検出手段からの
検出信号に応じて前記不揮発性メモリに対する書込み状
態になるマイクロプータにおいて、前記不揮発性メモリ
に対する書込み状態でない、すなわち通常動作状態であ
ることを検出する手段とその検出信号によりセットされ
るラッチ回路を有している。
ュータは、外部から電気的に書替え可能な不揮発性メモ
リを内蔵し、前記不揮発性メモリに対する、書込み電圧
が外部端子に印加されたことを検出する検出手段からの
検出信号に応じて前記不揮発性メモリに対する書込み状
態になるマイクロプータにおいて、前記不揮発性メモリ
に対する書込み状態でない、すなわち通常動作状態であ
ることを検出する手段とその検出信号によりセットされ
るラッチ回路を有している。
【０００８】
【作用】このラッチ回路は、マイクロコンピュータが通
常動作時にセットされるので以後、仮にＶｐｐ端子に高
電圧が印加されたとしても、このラッチの出力でＰＲＯ
Ｍモード信号を禁止し、ＰＲＯＭモード移行による誤動
作を防止できる。
常動作時にセットされるので以後、仮にＶｐｐ端子に高
電圧が印加されたとしても、このラッチの出力でＰＲＯ
Ｍモード信号を禁止し、ＰＲＯＭモード移行による誤動
作を防止できる。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例のマイクロコンピュー
タの構成例を示すブロック図である。本実施例は、ＣＰ
Ｕ１４，ＲＡＭ１５，入出力制御回路２３等が接続され
た内部バス１６に対して書込み読出し回路３を介して接
続されたＰＲＯＭ１を備えたマイクロコンピュータによ
って構成されている。
る。図１は本発明の第１の実施例のマイクロコンピュー
タの構成例を示すブロック図である。本実施例は、ＣＰ
Ｕ１４，ＲＡＭ１５，入出力制御回路２３等が接続され
た内部バス１６に対して書込み読出し回路３を介して接
続されたＰＲＯＭ１を備えたマイクロコンピュータによ
って構成されている。
【００１０】この場合、ＰＲＯＭ１は、プログラムメモ
リとして使用される。ＰＲＯＭ１はアドレスデコーダ２
により、デコードされたアドレスカウンタ２７の値に応
じて格納されているデータ（命令）を出力できるように
構成されている。またアドレスデコーダ２は、ＰＲＯＭ
１のアドレスをデコードすると共に、デコードしたアド
レスが０番地であるならばＳＲラッチに対し、セット信
号を発行するようになっている。
リとして使用される。ＰＲＯＭ１はアドレスデコーダ２
により、デコードされたアドレスカウンタ２７の値に応
じて格納されているデータ（命令）を出力できるように
構成されている。またアドレスデコーダ２は、ＰＲＯＭ
１のアドレスをデコードすると共に、デコードしたアド
レスが０番地であるならばＳＲラッチに対し、セット信
号を発行するようになっている。
【００１１】アドレスカウンタ２７は、内部インクリメ
ントクロック２６及び外部インクリメットクロック２５
により、０番地からインクリメントされる。書込み読出
し回路３は、ＰＲＯＭモードでの書込み読出し信号及び
通常動作時の読出し信号に応じてＰＲＯＭ１への書込み
読出しを制御する回路である。
ントクロック２６及び外部インクリメットクロック２５
により、０番地からインクリメントされる。書込み読出
し回路３は、ＰＲＯＭモードでの書込み読出し信号及び
通常動作時の読出し信号に応じてＰＲＯＭ１への書込み
読出しを制御する回路である。
【００１２】Ｖｐｐ検出回路１２は、Ｖｐｐ端子１９に
高電圧が印加されたことを検出する回路で、高電圧が印
加されると高電圧を検出したことを示す検出信号２８を
発生する。通常、ＰＲＯＭモードは高電圧が印加された
ままなので常に検出信号２８が出力される。モードデコ
ーダ１３はＰＲＯＭモード時に、外部端子２０からの書
込み読出し及びアクセス禁止などのコマンドをデコード
する回路である。
高電圧が印加されたことを検出する回路で、高電圧が印
加されると高電圧を検出したことを示す検出信号２８を
発生する。通常、ＰＲＯＭモードは高電圧が印加された
ままなので常に検出信号２８が出力される。モードデコ
ーダ１３はＰＲＯＭモード時に、外部端子２０からの書
込み読出し及びアクセス禁止などのコマンドをデコード
する回路である。
【００１３】入出力制御回路２３は外部端子２２からの
ＰＲＯＭ１に対する書込みデータを内部バス１６に入力
したり、内部バス１６上のＰＲＯＭ１からの読み出しデ
ータを外部端子２２へ出力するといった入出力の制御を
行う回路でＰＲＯＭモード時においてのみ、動作可能と
なる（書込み時外部端子２２は入力，読出し時出力）。
命令デコーダ１０は通常動作において内部読出しクロッ
ク１８により書込み読出し回路３から読み出されるＰＲ
ＯＭ１に格納されている命令をデコードし、これがある
特定の命令であれはＳＲラッチ１１に対してセット信号
を発生する回路である。ＳＲラッチ１１は、アドレスデ
コーダ２及び命令デコーダ１０からの論理積でセットさ
れ、システムリセット１７でリセットされる。
ＰＲＯＭ１に対する書込みデータを内部バス１６に入力
したり、内部バス１６上のＰＲＯＭ１からの読み出しデ
ータを外部端子２２へ出力するといった入出力の制御を
行う回路でＰＲＯＭモード時においてのみ、動作可能と
なる（書込み時外部端子２２は入力，読出し時出力）。
命令デコーダ１０は通常動作において内部読出しクロッ
ク１８により書込み読出し回路３から読み出されるＰＲ
ＯＭ１に格納されている命令をデコードし、これがある
特定の命令であれはＳＲラッチ１１に対してセット信号
を発生する回路である。ＳＲラッチ１１は、アドレスデ
コーダ２及び命令デコーダ１０からの論理積でセットさ
れ、システムリセット１７でリセットされる。
【００１４】システムクロック発生回路２４は原発振３
０をもとにマイクロコンピュータ内部のすべての制御ク
ロックを生成する。システムクロック発生回路３１はＰ
ＲＯＭモード時に外部端子２９から入力されるクロック
をもとに、外部からＰＲＯＭを制御するための制御クロ
ックを生成する。
０をもとにマイクロコンピュータ内部のすべての制御ク
ロックを生成する。システムクロック発生回路３１はＰ
ＲＯＭモード時に外部端子２９から入力されるクロック
をもとに、外部からＰＲＯＭを制御するための制御クロ
ックを生成する。
【００１５】以上のように構成された実施例のマイクロ
コンピュータは以下のような動作する。まず始めに、電
源投入時に発行されるシステムリセット１７によってＳ
Ｒラッチ１１はリセットされる。次にＰＲＯＭ１にプロ
グラム及びデータを書込むために、Ｖｐｐ端子１９に高
電圧を印加することにより、Ｖｐｐ検出回路１２から検
出信号２８が発行される。このときＳＲラッチ１１はリ
セット状態なのでインバータ９の出力は“１”になり、
ＡＮＤ８の出力、すなわちＰＲＯＭ信号２１は“１”に
なる。それによってＣＰＵ１４，ＲＡＭ１５等ＰＲＯＭ
１に係る回路以外は内部バス１６から切り離され、内部
バス１６は開放されるとともにシステムクロック発生回
路２４を停止させる。従ってマイクロコンピュータ内部
でＰＲＯＭ１をアクセスすることはできなくなる。
コンピュータは以下のような動作する。まず始めに、電
源投入時に発行されるシステムリセット１７によってＳ
Ｒラッチ１１はリセットされる。次にＰＲＯＭ１にプロ
グラム及びデータを書込むために、Ｖｐｐ端子１９に高
電圧を印加することにより、Ｖｐｐ検出回路１２から検
出信号２８が発行される。このときＳＲラッチ１１はリ
セット状態なのでインバータ９の出力は“１”になり、
ＡＮＤ８の出力、すなわちＰＲＯＭ信号２１は“１”に
なる。それによってＣＰＵ１４，ＲＡＭ１５等ＰＲＯＭ
１に係る回路以外は内部バス１６から切り離され、内部
バス１６は開放されるとともにシステムクロック発生回
路２４を停止させる。従ってマイクロコンピュータ内部
でＰＲＯＭ１をアクセスすることはできなくなる。
【００１６】次にＰＲＯＭを外部から制御するためのク
ロックを外部端子２９からシステムクロック発生回路３
１に入力する。アドレスカウンタ２７のインクリメント
クロックは内部インクリメントクロック２６から外部イ
ンクリメントクロック２５に切り替わる。そして外部端
子２０から制御コマンドを外部端子２２から書込みデー
タを入力することにより、書込みが行われる。同様に外
部端子２９からの制御クロックと外部端子２０からの読
出しコマンドにより読み出しを行なう。
ロックを外部端子２９からシステムクロック発生回路３
１に入力する。アドレスカウンタ２７のインクリメント
クロックは内部インクリメントクロック２６から外部イ
ンクリメントクロック２５に切り替わる。そして外部端
子２０から制御コマンドを外部端子２２から書込みデー
タを入力することにより、書込みが行われる。同様に外
部端子２９からの制御クロックと外部端子２０からの読
出しコマンドにより読み出しを行なう。
【００１７】ＰＲＯＭモードでの書込みが終了し、その
後マイクロコンピュータが通常動作を行う場合、ＳＲラ
ッチ１１はリセット状態である。電源投入時にＶｐｐ端
子１９には高電圧が印加されることはないのでＶｐｐ検
出回路１の出力は“０”となりＡＮＤ８の出力は“０”
となりＰＲＯＭモード信号２１は発行されないことにな
る。従ってシステムクロック発生回路２４は動作を開始
し、アドレスカウンタ２７も内部インクリメントクロッ
ク２６でカウントをスタートする。
後マイクロコンピュータが通常動作を行う場合、ＳＲラ
ッチ１１はリセット状態である。電源投入時にＶｐｐ端
子１９には高電圧が印加されることはないのでＶｐｐ検
出回路１の出力は“０”となりＡＮＤ８の出力は“０”
となりＰＲＯＭモード信号２１は発行されないことにな
る。従ってシステムクロック発生回路２４は動作を開始
し、アドレスカウンタ２７も内部インクリメントクロッ
ク２６でカウントをスタートする。
【００１８】ここで、ハードウェア上、ＰＲＯＭ１のア
ドレス１番地から割り込み処理におけるベクタアドレス
が割りあてられているとすると、０番地に格納されてい
る命令は必ず分岐命令になる。従ってこの０番地と分岐
命令をそれぞれアドレスデコーダ２と命令デコーダ１０
で検出し、ＡＮＤ５によって論理積がとられ、ＳＲラッ
チ１１をセットしてやる。
ドレス１番地から割り込み処理におけるベクタアドレス
が割りあてられているとすると、０番地に格納されてい
る命令は必ず分岐命令になる。従ってこの０番地と分岐
命令をそれぞれアドレスデコーダ２と命令デコーダ１０
で検出し、ＡＮＤ５によって論理積がとられ、ＳＲラッ
チ１１をセットしてやる。
【００１９】このようにして、１度０番地の分岐命令が
検出されると、ＳＲラッチ１１はセットされるのでイン
バータ９の出力は常に“０”になり、その後誤まってＶ
ｐｐ端子１９に高電圧が印加されてもＡＮＤ８は“１”
にならない。こうして、実質的にＰＲＯＭモードへは移
行しないので誤動作することはなくなる。
検出されると、ＳＲラッチ１１はセットされるのでイン
バータ９の出力は常に“０”になり、その後誤まってＶ
ｐｐ端子１９に高電圧が印加されてもＡＮＤ８は“１”
にならない。こうして、実質的にＰＲＯＭモードへは移
行しないので誤動作することはなくなる。
【００２０】なお本実施例では０番地の分岐命令という
ように２つの条件のＡＮＤをとっているが、何等の命令
が読み出された時、あるいはある番地が指された時とい
うように、一方の条件が満たされたときにＳＲラッチ１
１をセットするようにしてもよい。又、電源を１度オフ
した後に再度オンすることにより、ＳＲラッチ１１はシ
ステムリセット１７が発行されるのでリセットされ、再
びＰＲＯＭモードでの書込み読出しも可能になる。
ように２つの条件のＡＮＤをとっているが、何等の命令
が読み出された時、あるいはある番地が指された時とい
うように、一方の条件が満たされたときにＳＲラッチ１
１をセットするようにしてもよい。又、電源を１度オフ
した後に再度オンすることにより、ＳＲラッチ１１はシ
ステムリセット１７が発行されるのでリセットされ、再
びＰＲＯＭモードでの書込み読出しも可能になる。
【００２１】図２は本発明の第２の実施例を示すブロッ
ク図である。本実施例では、ＳＲラッチ１１のセット信
号として、システムクロック発生回路２４からのある任
意のシステムクロックを使用したものである。本実施例
のマイクロコンピュータの命令サイクルは図３に示すよ
うにＭ０，Ｍ１，Ｍ２，Ｍ３の４つのサイクルで構成さ
れている。
ク図である。本実施例では、ＳＲラッチ１１のセット信
号として、システムクロック発生回路２４からのある任
意のシステムクロックを使用したものである。本実施例
のマイクロコンピュータの命令サイクルは図３に示すよ
うにＭ０，Ｍ１，Ｍ２，Ｍ３の４つのサイクルで構成さ
れている。
【００２２】通常動作時には、図３に示すように各命令
サイクルごとにシステムクロック１，２が出力される
が、ＰＲＯＭモード時には、図４に示すように、システ
ムクロック発生回路２４への原発振３０の入力が禁止さ
れ、命令サイクルＭ２で停止状態となるのでシステムク
ロック１は“Ｈ”に、システムクロック２は“Ｌ”に固
定される。
サイクルごとにシステムクロック１，２が出力される
が、ＰＲＯＭモード時には、図４に示すように、システ
ムクロック発生回路２４への原発振３０の入力が禁止さ
れ、命令サイクルＭ２で停止状態となるのでシステムク
ロック１は“Ｈ”に、システムクロック２は“Ｌ”に固
定される。
【００２３】従って、システムクロック２によって通常
動作なのかＰＲＯＭモード時なのかを識別することがで
き、ＳＲラッチ１１のセット信号としてシステムクロッ
ク２を使用すれば目的を達成することができる。
動作なのかＰＲＯＭモード時なのかを識別することがで
き、ＳＲラッチ１１のセット信号としてシステムクロッ
ク２を使用すれば目的を達成することができる。
【００２４】
【発明の効果】以上説明したように本発明はマイクロコ
ンピュータの通常動作を検出する手段その検出信号及び
通常動作を検出する手段とその検出信号及び通常動作し
ていることを示す信号によりセットされ、マイクロコン
ピュータのシステムリセットでリセットされるラッチ回
路を有することにより、マイクロコンピュータの通常動
作時に高電圧が印加された場合でも、ＰＲＯＭモードに
誤って移行することがないので誤動作を防止することが
できる。
ンピュータの通常動作を検出する手段その検出信号及び
通常動作を検出する手段とその検出信号及び通常動作し
ていることを示す信号によりセットされ、マイクロコン
ピュータのシステムリセットでリセットされるラッチ回
路を有することにより、マイクロコンピュータの通常動
作時に高電圧が印加された場合でも、ＰＲＯＭモードに
誤って移行することがないので誤動作を防止することが
できる。
【図１】本発明の第１の実施例を示すブロック構成図で
ある。
ある。
【図２】本発明の第２の実施例を示すブロック構成図で
ある。
ある。
【図３】第２の実施例のマイクロコンピュータのシステ
ムクロックを示すタイミングチャートである。
ムクロックを示すタイミングチャートである。
【図４】図３のタイミングチャートである。
１ ＰＲＯＭ
２ アドレスデコーダ
３ 各込み読出し回路
５〜８ ＡＮＤゲート
９ インバータ
１０ 命令デコーダ
１１ ＳＲラッチ
１２ Ｖｐｐ検出回路
１３ モードデコーダ
１４ ＣＰＵ
１５ ＲＡＭ
１６ 内部バス
１７ システムリセット
１８ 読み出しクロック
１９ Ｖｐｐ端子
２０ 外部端子
２１ ＰＲＯＭモード信号
２２ 外部端子
２３ 入出力制御回路
２４ システムクロック発生回路
２５ 外部インクリメントクロック
２６ 内部インクリメントクロック
２７ アドレスカウンタ
２８ ＰＲＯＭ信号
２９ 外部端子
３０ 原発振
３１ システムクロック発生回路
Claims (3)
- 【請求項１】 外部から電気的に書替え可能な不揮発性
メモリを内蔵し前記不揮発性メモリに対する書込み電圧
が外部端子に印加されたことを検出する検出手段からの
検出信号に応じて前記不揮発性メモリに対する書込み状
態となるマイクロコンピュータにおいて、前記不揮発性
メモリに対する書込み状態でないことを検出した時は、
前記検出信号を無効とする無効手段を有することを特徴
とするマイクロコンピュータ。 - 【請求項２】 前記無効手段は、前記不揮発性メモリの
特定のアドレスで特定の命令が読み出された時にセット
されるラッチ回路を有することを特徴とする請求項１記
載のマイクロコンピュータ。 - 【請求項３】 前記無効手段は前記不揮発性メモリへの
書込み状態でない時に一定周期に発生する信号によりセ
ットされるラッチ回路を有することを特徴とする請求項
１記載のマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3223790A JPH0528285A (ja) | 1990-10-26 | 1991-09-04 | マイクロコンピユータ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28897290 | 1990-10-26 | ||
| JP2-288972 | 1990-10-26 | ||
| JP3223790A JPH0528285A (ja) | 1990-10-26 | 1991-09-04 | マイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0528285A true JPH0528285A (ja) | 1993-02-05 |
Family
ID=26525689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3223790A Pending JPH0528285A (ja) | 1990-10-26 | 1991-09-04 | マイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0528285A (ja) |
-
1991
- 1991-09-04 JP JP3223790A patent/JPH0528285A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327531A (en) | Data processing system including corrupt flash ROM recovery | |
| JP2597153B2 (ja) | 書込み保護装置 | |
| KR0138697B1 (ko) | 마이크로컴퓨터 | |
| US6721903B2 (en) | Apparatus and method for processing information continuously even against extraneously incoming noise | |
| US5642480A (en) | Method and apparatus for enhanced security of a data processor | |
| JPH08124380A (ja) | 半導体メモリ及び半導体メモリアクセス方法 | |
| JPH1063581A (ja) | メモリ書き込み制御回路 | |
| JPH0528285A (ja) | マイクロコンピユータ | |
| US7191323B2 (en) | Information processing unit selecting one of reset vector addresses | |
| JPH087742B2 (ja) | ワンチップマイクロコンピュータ | |
| JPH033200A (ja) | 半導体記憶装置 | |
| JPH0337897A (ja) | マイクロコンピュータ | |
| US5724290A (en) | Method and programming device for detecting an error in a memory | |
| JPH04267448A (ja) | マイクロコンピュータ | |
| JP2767794B2 (ja) | マイクロコンピュータ | |
| SU1456996A1 (ru) | Устройство дл контрол блоков пам ти | |
| JPS586568A (ja) | メモリ装置 | |
| JPH03276346A (ja) | メモリカード | |
| JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
| JPH09153295A (ja) | 半導体記憶装置 | |
| JPH08147989A (ja) | 不揮発性メモリの書き込み回路 | |
| JPH04336694A (ja) | メモリーカード | |
| JPH0535890A (ja) | マイクロコンピユータ | |
| JPH05250203A (ja) | インサーキットエミュレータ | |
| HU207593B (en) | Method and device for controlling storage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011204 |