JPS63299119A - イオン注入方法 - Google Patents
イオン注入方法Info
- Publication number
- JPS63299119A JPS63299119A JP62134340A JP13434087A JPS63299119A JP S63299119 A JPS63299119 A JP S63299119A JP 62134340 A JP62134340 A JP 62134340A JP 13434087 A JP13434087 A JP 13434087A JP S63299119 A JPS63299119 A JP S63299119A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- ions
- ion implantation
- implanted
- impurity ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005468 ion implantation Methods 0.000 title claims abstract description 31
- 150000002500 ions Chemical class 0.000 claims abstract description 43
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000009826 distribution Methods 0.000 abstract description 14
- 238000002513 implantation Methods 0.000 abstract description 3
- 239000007943 implant Substances 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 description 11
- -1 boron ions Chemical class 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004570 mortar (masonry) Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
０．５μｍ以上の膜を通して半導体基板に第１導電型の
不純物イオン注入を行う場合に、隣接するセルへイオン
注入の影響が及ばないようにするため、反対導電型で且
つ横方向の拡がりがこの第１導電型より大きな第２導電
型の不純物イオンを、同じマスク開口より、第１導電型
イオンより低いドーズ量で注入するイオン注入方法。
不純物イオン注入を行う場合に、隣接するセルへイオン
注入の影響が及ばないようにするため、反対導電型で且
つ横方向の拡がりがこの第１導電型より大きな第２導電
型の不純物イオンを、同じマスク開口より、第１導電型
イオンより低いドーズ量で注入するイオン注入方法。
本発明は、ＲＯＭ等の情報書き込み法に係り、特に高エ
ネルギーイオン注入法を用いる情報書き込み方法の改良
に関するものである。
ネルギーイオン注入法を用いる情報書き込み方法の改良
に関するものである。
ＲＯＭに対する情報書き込み法の一つとして各セルをＭ
ＯＳ）ランジスタで構成し、このトランジスタの闇値電
圧（Ｖｔｈ）を制御する方法がある。
ＯＳ）ランジスタで構成し、このトランジスタの闇値電
圧（Ｖｔｈ）を制御する方法がある。
従来、この閾値電圧（９ｔｈ）制御は不純物導入に使用
するイオン注入装置の加速エネルギーの制約（通常２０
０ＫｅＶ以下）のため、ＭＯＳ）ランジスタ製造工程内
においてゲート電極形成前に行われるのが普通であった
。
するイオン注入装置の加速エネルギーの制約（通常２０
０ＫｅＶ以下）のため、ＭＯＳ）ランジスタ製造工程内
においてゲート電極形成前に行われるのが普通であった
。
これに対し、最近では加速エネルギーの高い（０，４〜
３ ＭｅＶ）イオン注入装置が実用レベルに達し、ゲー
ト電極やゲート電極上の絶縁膜或いは金属膜を通して閾
値電圧（ｖｔｈ）制御を行うことが可能となり、このよ
うにすることにでＲＯＭ情報書き込み後、製品出荷まで
の手番を大幅に短縮することが可能となった。
３ ＭｅＶ）イオン注入装置が実用レベルに達し、ゲー
ト電極やゲート電極上の絶縁膜或いは金属膜を通して閾
値電圧（ｖｔｈ）制御を行うことが可能となり、このよ
うにすることにでＲＯＭ情報書き込み後、製品出荷まで
の手番を大幅に短縮することが可能となった。
しかしながら、このようなイオン注入方法においては、
０．５μ−以上の膜を通して半導体基板に不純物イオン
注入を行う場合に、隣接するセルへのイオン注入の影響
が及ぶ障害が発生する。
０．５μ−以上の膜を通して半導体基板に不純物イオン
注入を行う場合に、隣接するセルへのイオン注入の影響
が及ぶ障害が発生する。
以上のような状況からゲート電極やゲート電極上の絶縁
膜或いは金属膜を通して、イオン注入を行っても隣接す
るセルへイオン注入の影響が及ばないようにすることが
可能なイオン注入方法が要望されている。
膜或いは金属膜を通して、イオン注入を行っても隣接す
るセルへイオン注入の影響が及ばないようにすることが
可能なイオン注入方法が要望されている。
従来のイオン注入方法は第４図（ａ）に示すように、半
導体基板１の上に２００人厚０シリコン酸化膜２を形成
し、フォトプロセスにより１μｍ厚のフォトレジスト１
９にイオン注入セル選択用のマスク孔を形成し、例えば
４０ＫｅＶの注人工ｐｔｋギーでドーズ量５ｘｌＯ”ａ
ｍ”のボロンイオン（Ｂｏ）を注入する方法である。
導体基板１の上に２００人厚０シリコン酸化膜２を形成
し、フォトプロセスにより１μｍ厚のフォトレジスト１
９にイオン注入セル選択用のマスク孔を形成し、例えば
４０ＫｅＶの注人工ｐｔｋギーでドーズ量５ｘｌＯ”ａ
ｍ”のボロンイオン（Ｂｏ）を注入する方法である。
その後第４図（ｂ）に示すように、半導体基板１上にポ
リシリコンよりなるゲート電極３を形成し、その両側に
ソース４及びドレーン５を形成し、これらを覆うＰＳＧ
よりなる眉間絶縁膜６を形成し、その上に図示しないア
ルミニウム配線層を形成し、更にその上にＰＳＧよりな
るカバー絶縁膜７を形成している。
リシリコンよりなるゲート電極３を形成し、その両側に
ソース４及びドレーン５を形成し、これらを覆うＰＳＧ
よりなる眉間絶縁膜６を形成し、その上に図示しないア
ルミニウム配線層を形成し、更にその上にＰＳＧよりな
るカバー絶縁膜７を形成している。
以上説明の従来のイオン注入方法で問題となるのは、ユ
ーザーより出される仕様によって製造するＲ□Ｍ等の品
種については、ゲート電極、ソース及びドレーンを形成
する前の半導体基板にＲＯＭ情報を書き込むためのイオ
ン注入を行わなければならないので、受注後の手番が長
期にわたり、迅速な製品出荷を行うのが困難であること
である。
ーザーより出される仕様によって製造するＲ□Ｍ等の品
種については、ゲート電極、ソース及びドレーンを形成
する前の半導体基板にＲＯＭ情報を書き込むためのイオ
ン注入を行わなければならないので、受注後の手番が長
期にわたり、迅速な製品出荷を行うのが困難であること
である。
一方、その対策として受注以前に情報を書き込まない状
態で予め製造工程を先行して行い、受注後に情報の書き
込みを行う方法を採用しているが、この場合には厚い膜
を透過させなければならないので、イオンの飛程は従来
方法に比べて１桁以上大きくなるため、イオンの横方向
の拡がりも大きくなっている。
態で予め製造工程を先行して行い、受注後に情報の書き
込みを行う方法を採用しているが、この場合には厚い膜
を透過させなければならないので、イオンの飛程は従来
方法に比べて１桁以上大きくなるため、イオンの横方向
の拡がりも大きくなっている。
例えば１．５μ−程度のシリコン酸化膜又はシリコン膜
を通してイオン注入した場合は、イオン注入領域濃度が
１ ／１００となる点でも１０分の数μ園程度の拡がり
となってしまう。
を通してイオン注入した場合は、イオン注入領域濃度が
１ ／１００となる点でも１０分の数μ園程度の拡がり
となってしまう。
従ってＲＯＭセルの集積度が向上し、隣合うセルの間隔
が小さくなってくると、一つのセルへの書き込みが隣接
する周囲のセルにも影響を与えてしまうことである。
が小さくなってくると、一つのセルへの書き込みが隣接
する周囲のセルにも影響を与えてしまうことである。
本発明は以上のような状況から受注以前に情報を書き込
まない状態で予め製造工程を先行して行い、受注後の情
報の書き込みを隣接する周囲のセルに影響を与えないよ
うに簡単且つ安価に行なえるイオン注入方法の提供を目
的としたものである。
まない状態で予め製造工程を先行して行い、受注後の情
報の書き込みを隣接する周囲のセルに影響を与えないよ
うに簡単且つ安価に行なえるイオン注入方法の提供を目
的としたものである。
上記問題点は、０．５μ輪以上の膜を通して半導体基板
に第１導電型の不純物イオン注入を行う場合に、反対導
電型で且つ横方向の拡がりが第１ｓ電型より大きな第２
導電型の不純物イオンを、同じマスク開口より、第１導
電型イオンより低いドーズ量で注入する本発明によるイ
オン注入方法によって解決される。
に第１導電型の不純物イオン注入を行う場合に、反対導
電型で且つ横方向の拡がりが第１ｓ電型より大きな第２
導電型の不純物イオンを、同じマスク開口より、第１導
電型イオンより低いドーズ量で注入する本発明によるイ
オン注入方法によって解決される。
即ち本発明においては、第１導電型の不純物イオン注入
を行う場合に、反対導電型で且つ横方向の拡がりが第１
導電型より大きな第２導電型の不純物イオンを、同じマ
スク開口より、第１導電型イオンより低いドーズ量で注
入するので、反対導電型の第２導電型の不純物が第１導
電型の不純物濃度分布のスソを相殺し、隣接するセルへ
第１導電型の不純物イオン注入の影響が及ばないように
イオン注入を行うことが可能となる。
を行う場合に、反対導電型で且つ横方向の拡がりが第１
導電型より大きな第２導電型の不純物イオンを、同じマ
スク開口より、第１導電型イオンより低いドーズ量で注
入するので、反対導電型の第２導電型の不純物が第１導
電型の不純物濃度分布のスソを相殺し、隣接するセルへ
第１導電型の不純物イオン注入の影響が及ばないように
イオン注入を行うことが可能となる。
以下第１図〜第３図について本発明の一実施例を説明す
る。
る。
第１図に示す０．８μｍ間隔のセルに対し、０．６μｍ
のカバー絶縁膜７と０．５μｍの眉間絶縁膜６と０．４
μｍのゲート電極３の合計１．５μ翔厚の膜を通して闇
値電圧（ｖｔｈ）制御のイオン注入を行う。
のカバー絶縁膜７と０．５μｍの眉間絶縁膜６と０．４
μｍのゲート電極３の合計１．５μ翔厚の膜を通して闇
値電圧（ｖｔｈ）制御のイオン注入を行う。
この＠０．５μｍのフォトレジスト９と高エネルギーの
イオン注入を行うためマスクとして、０．３μｍのタン
グステン層８とを用いるが、セルパターンとイオン注入
セル選択用のマスク孔との位置ズレを見込まねばならな
いので、−例として０．３μｍの場合を第１図に示して
いる。
イオン注入を行うためマスクとして、０．３μｍのタン
グステン層８とを用いるが、セルパターンとイオン注入
セル選択用のマスク孔との位置ズレを見込まねばならな
いので、−例として０．３μｍの場合を第１図に示して
いる。
第２図にＰ型不純物のピーク濃度の横方向の分布を示し
ているが、ボロンイオン（Ｂ゛）を注入エネルギー０．
８ＭｅＶ、 ドーズ量１．ＱＸＩＱ１３ａｍ−”でイ
オン注入し、５００℃で３０分間アニールした場合には
、図示の通りマスク開口エツジから０．７μｌの位置、
即ち、セルパターンとイオン注入セル選択用のマスク孔
との位置ズレが０．３μｍの場合を考えているので、セ
ルパター ンのエツジより１．０μ翔の位置が、半導体
基板１の基板濃度２．０Ｘ１０′５ｅ１１−’となり、
セルの間隔が０．８μ■であるから、隣接セルにイオン
の一部が導入されることになり、隣接セルの一部でも半
導体基板ｌの濃度より濃度上昇が見られ、Ｖｔ＆がエン
ハンスト側にシフトしてしまう様子が分かる。
ているが、ボロンイオン（Ｂ゛）を注入エネルギー０．
８ＭｅＶ、 ドーズ量１．ＱＸＩＱ１３ａｍ−”でイ
オン注入し、５００℃で３０分間アニールした場合には
、図示の通りマスク開口エツジから０．７μｌの位置、
即ち、セルパターンとイオン注入セル選択用のマスク孔
との位置ズレが０．３μｍの場合を考えているので、セ
ルパター ンのエツジより１．０μ翔の位置が、半導体
基板１の基板濃度２．０Ｘ１０′５ｅ１１−’となり、
セルの間隔が０．８μ■であるから、隣接セルにイオン
の一部が導入されることになり、隣接セルの一部でも半
導体基板ｌの濃度より濃度上昇が見られ、Ｖｔ＆がエン
ハンスト側にシフトしてしまう様子が分かる。
第３図に本発明による不純物濃度分布を示す。
曲線Ａ、Ｂ、はそれぞれ下記のイオン種、注入エネルギ
ー、ドーズ量のピーク濃度の横方向の分布を示している
。
ー、ドーズ量のピーク濃度の横方向の分布を示している
。
曲線Ａ：イオン種−・・−一−−−−−−−−−−−−
−−・−一−−−−−−−−ボロン（Ｂつ注入エネルギ
ー・−・−−−−−一−−−−−−−−−・−−一−−
−−−−−−・・−０，８ＭｅＶドーズ量−−−−−−
−−−−−−−−−−−−−−−−−−−−−２，２Ｘ
１０ ” ｃｓ −”曲線Ｂ：イオン種−一−−−・
−一−−−−−−−−−−−−−−−−〜−−−−−−
−−−−−−・−＃（Ｐ”）注入エネルギー−−−−・
−−−−−一・−−−−−−−−−−−一−・−・−４
、５ＭｅＶドーズ量・−−−−−−−−−−−−−−−
−−−−−−−−−−−−１、８Ｘ １０ ”備４曲線
Ｃは上記のボロンと燐を重ねてイオン注入した場合のピ
ーク濃度の横方向の分布を示している。
−−・−一−−−−−−−−ボロン（Ｂつ注入エネルギ
ー・−・−−−−−一−−−−−−−−−・−−一−−
−−−−−−・・−０，８ＭｅＶドーズ量−−−−−−
−−−−−−−−−−−−−−−−−−−−−２，２Ｘ
１０ ” ｃｓ −”曲線Ｂ：イオン種−一−−−・
−一−−−−−−−−−−−−−−−−〜−−−−−−
−−−−−−・−＃（Ｐ”）注入エネルギー−−−−・
−−−−−一・−−−−−−−−−−−一−・−・−４
、５ＭｅＶドーズ量・−−−−−−−−−−−−−−−
−−−−−−−−−−−−１、８Ｘ １０ ”備４曲線
Ｃは上記のボロンと燐を重ねてイオン注入した場合のピ
ーク濃度の横方向の分布を示している。
図より読み取れるように、ボロンイオンのピーク濃度の
横方向の分布曲線Ａは、マスクエツジよす０．５４μ麟
即ち、セルパターンとイオン注入セル選択用のマスク孔
との位置ズレが０．３μｍの場合を考えているので、セ
ルパターンのエツジより０．８４μｍの位置が、半導体
基板１の基板濃度２．０ Ｘ １０’％Ｃ１ｎ −’と
なり、セルの間隔が０．８μｍであるから、隣接セルに
イオンが注入されることになる。
横方向の分布曲線Ａは、マスクエツジよす０．５４μ麟
即ち、セルパターンとイオン注入セル選択用のマスク孔
との位置ズレが０．３μｍの場合を考えているので、セ
ルパターンのエツジより０．８４μｍの位置が、半導体
基板１の基板濃度２．０ Ｘ １０’％Ｃ１ｎ −’と
なり、セルの間隔が０．８μｍであるから、隣接セルに
イオンが注入されることになる。
そこでピーク濃度の横方向の分布が分布曲線Ｂのような
横方向の拡がりの大きな燐イオンを、同じマスク開口よ
り、ボロンイオンより低いドーズ量で重ねて注入すると
、その結果ピーク濃度の横方向の分布が分布臼、＊Ｃで
示されるようなものになる。
横方向の拡がりの大きな燐イオンを、同じマスク開口よ
り、ボロンイオンより低いドーズ量で重ねて注入すると
、その結果ピーク濃度の横方向の分布が分布臼、＊Ｃで
示されるようなものになる。
図より読み取れるように、この合成されたピーク濃度の
横方向の分布曲線Ｃは、マスクエツジより０．３４μｍ
即ち、セルパターンとイオン注入セル選択用のマスク孔
との位置ズレが０．３μ−の場合を考えているので、セ
ルパターンのエツジより０．６４μｍの位置が、半導体
基板１の基板濃度２．０Ｘ１０”ｃｆｆｌ−’となり、
セルの間隔が０．８μｍであるから、セルパターンのエ
ツジより０．８０μ請の位！即ち、隣接セルのエツジで
は濃度が１．０Ｘ１０”ａｍ−’よりも蟲かに低い値と
なるので、隣接セルへのボロンイオン注入の影響がなく
なる。
横方向の分布曲線Ｃは、マスクエツジより０．３４μｍ
即ち、セルパターンとイオン注入セル選択用のマスク孔
との位置ズレが０．３μ−の場合を考えているので、セ
ルパターンのエツジより０．６４μｍの位置が、半導体
基板１の基板濃度２．０Ｘ１０”ｃｆｆｌ−’となり、
セルの間隔が０．８μｍであるから、セルパターンのエ
ツジより０．８０μ請の位！即ち、隣接セルのエツジで
は濃度が１．０Ｘ１０”ａｍ−’よりも蟲かに低い値と
なるので、隣接セルへのボロンイオン注入の影響がなく
なる。
図より明らかなように、合成された曲線Ｃのピーク値は
２．９Ｘ１０Ｉ？Ｃａ１−’となっており、第２図に示
すボロンのみを照射した場合のピーク値と同様であり、
セル内での実質的濃度は変わらず、一方隣接セルへのボ
ロンイオンの分布のスソは、イオン注入時の横方開拡が
りがボロンイオンより大きな燐イオンの分布のスソによ
り打ち消されている。
２．９Ｘ１０Ｉ？Ｃａ１−’となっており、第２図に示
すボロンのみを照射した場合のピーク値と同様であり、
セル内での実質的濃度は変わらず、一方隣接セルへのボ
ロンイオンの分布のスソは、イオン注入時の横方開拡が
りがボロンイオンより大きな燐イオンの分布のスソによ
り打ち消されている。
燐イオン分布のスソは隣接セルに影響して曲線りで示す
ように不純物濃度を低下させているが、これによるりい
シフトはディプレッション側であり、情報書き込みとは
逆向きとなるためデバイスの機能上には問題は全く無い
。
ように不純物濃度を低下させているが、これによるりい
シフトはディプレッション側であり、情報書き込みとは
逆向きとなるためデバイスの機能上には問題は全く無い
。
このように情報書き込みに用いる第１！電型の不純物イ
オン注入を行う場合に、反対導電型で且つ横方向の拡が
りが第１導電型より大きな第２導電型の不純物イオンを
、同じマスク開口より、第１導電型イオンより低いドー
ズ量で注入することにより、隣接セルへの第１導電型の
不純物イオンの影響がないようにすることが可能となる
。
オン注入を行う場合に、反対導電型で且つ横方向の拡が
りが第１導電型より大きな第２導電型の不純物イオンを
、同じマスク開口より、第１導電型イオンより低いドー
ズ量で注入することにより、隣接セルへの第１導電型の
不純物イオンの影響がないようにすることが可能となる
。
以上説明したように本発明によれば、受注以前に情報を
書き込まない状態で予め製造工程を先行して行っておく
ので、受注後の手番を著しく短縮することが可能であり
、受注後の情報の書き込みを行う際、第１導電型の不純
物イオン注入を行う場合に、反対導電型で且つ横方向の
拡がりが第１導電型より大きな第２導電型の不純物イオ
ンを、同じマスク開口より、第１導電型イオンより低い
ドーズ量で注入して、隣接するセルへイオン注入の影響
が及ばないようにイオン注入を行うことが可能となる等
の利点があり、著しい経済的及び、信親性向上の効果が
期待でき工業的には極めて有用なものである。
書き込まない状態で予め製造工程を先行して行っておく
ので、受注後の手番を著しく短縮することが可能であり
、受注後の情報の書き込みを行う際、第１導電型の不純
物イオン注入を行う場合に、反対導電型で且つ横方向の
拡がりが第１導電型より大きな第２導電型の不純物イオ
ンを、同じマスク開口より、第１導電型イオンより低い
ドーズ量で注入して、隣接するセルへイオン注入の影響
が及ばないようにイオン注入を行うことが可能となる等
の利点があり、著しい経済的及び、信親性向上の効果が
期待でき工業的には極めて有用なものである。
第１図は本発明による一実施例を示す側断面図、第２図
は本発明による一実施例のボロンのみを注入した場合の
不純物濃度曲線を示す 図、 第３図は本発明による一実施例の不純物濃度曲線を示す
図、 第４図は従来のイオン注入方法を示す側断面図、である
。 図において、 １は半導体基板、 ２はシリコン酸化膜、 ３はゲート電極、 ４はソース、 ５はドレーン、 ６は眉間絶縁膜、 ７はカバー絶縁膜、 ８はタングステン層、 ９はフォトレジスト、 本発明による一実施例を示す側断面図 第 １ 図 図面の浄書 第２図 図面の浄畜 ｔａｌ イオン注入層形成 カバー絶縁膜の形成 従来のイオン注入方法を示す側断面図 筑 ｔ （支） 手続補正書彷式） 昭和６２年ダ月 ７日
は本発明による一実施例のボロンのみを注入した場合の
不純物濃度曲線を示す 図、 第３図は本発明による一実施例の不純物濃度曲線を示す
図、 第４図は従来のイオン注入方法を示す側断面図、である
。 図において、 １は半導体基板、 ２はシリコン酸化膜、 ３はゲート電極、 ４はソース、 ５はドレーン、 ６は眉間絶縁膜、 ７はカバー絶縁膜、 ８はタングステン層、 ９はフォトレジスト、 本発明による一実施例を示す側断面図 第 １ 図 図面の浄書 第２図 図面の浄畜 ｔａｌ イオン注入層形成 カバー絶縁膜の形成 従来のイオン注入方法を示す側断面図 筑 ｔ （支） 手続補正書彷式） 昭和６２年ダ月 ７日
Claims (1)
- ０．５μｍ以上の膜を通して半導体基板（１）に第１
導電型の不純物イオン注入を行う場合に、反対導電型で
且つ横方向の拡がりが前記第１導電型より大きな第２導
電型の不純物イオンを、同じマスク開口より、前記第１
導電型イオンより低いドーズ量で注入することを特徴と
するイオン注入方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62134340A JPH0821555B2 (ja) | 1987-05-28 | 1987-05-28 | イオン注入方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62134340A JPH0821555B2 (ja) | 1987-05-28 | 1987-05-28 | イオン注入方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63299119A true JPS63299119A (ja) | 1988-12-06 |
| JPH0821555B2 JPH0821555B2 (ja) | 1996-03-04 |
Family
ID=15126062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62134340A Expired - Lifetime JPH0821555B2 (ja) | 1987-05-28 | 1987-05-28 | イオン注入方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821555B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0333583A2 (en) * | 1988-03-14 | 1989-09-20 | Fujitsu Limited | Method of producing a semiconductor device |
-
1987
- 1987-05-28 JP JP62134340A patent/JPH0821555B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0333583A2 (en) * | 1988-03-14 | 1989-09-20 | Fujitsu Limited | Method of producing a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0821555B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4420872A (en) | Method of manufacturing a semiconductor device | |
| JP2706460B2 (ja) | イオン注入方法 | |
| US5682052A (en) | Method for forming isolated intra-polycrystalline silicon structure | |
| US20020182793A1 (en) | Transistors having selectively doped channel regions | |
| JP2809810B2 (ja) | 半導体装置の製造方法 | |
| JPH05121436A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR100367740B1 (ko) | 반도체 소자의 게이트 산화막 제조방법 | |
| JPS63305546A (ja) | 半導体集積回路装置の製造方法 | |
| JP2624709B2 (ja) | 半導体装置の製造方法 | |
| US5939757A (en) | Semiconductor device having triple well structure | |
| JPS63299119A (ja) | イオン注入方法 | |
| KR100513445B1 (ko) | 반도체 장치의 제조방법 | |
| JPH11191613A (ja) | 容量電極の製造方法 | |
| JPS62265765A (ja) | 半導体装置の製造方法 | |
| JP2595058B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2537180B2 (ja) | 半導体装置の製造方法 | |
| JPH05335559A (ja) | 二重拡散層の作り込み方法 | |
| KR100217899B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPS63271972A (ja) | 薄膜トランジスタの製法 | |
| JP2774535B2 (ja) | 半導体装置の製造方法 | |
| JPS6251248A (ja) | 半導体装置の製造方法 | |
| EP0107851A1 (en) | Manufacture of semiconductor devices by the planar method | |
| KR950002184B1 (ko) | 반도체 메모리장치의 제조방법 | |
| JPS6149427A (ja) | 半導体装置の製造方法 | |
| JPH0479336A (ja) | 半導体装置の製造方法 |