JPS63294519A - 半導体光スイッチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は光通信装置や情報処理装置等で利用される光ス
ィッチに関する。

〈従来の技術とその問題点〉 従来のこの種の光スィッチでは半導体を用すた７ランツ
ケルデイシユ効果を用いたデバイスが小量であシすぐれ
ている。フランツケルディジ、効果は半導体に電界を加
えたときに吸収端波長が長波長にシフトする効果である
。この半導体として、禁制帯幅の異なるそれぞれ５００
λ以下の層を交互に積層した多重量子井戸構造を用いる
導波型光スイッチが考えられている（昭和６０年電子通
信学会総合全国大会８３−４）。この様な導波星光スイ
ッチにおいては、スイッチング速度はデバイスの静電容
量とシリーズ抵抗の積からなるＣＲ時定数で主に決まっ
ている。素子の静電容量は、ＰＮ接合の空乏層容量で決
まってお）これはＰＮ接合面積に比例している。第２図
に示す様、な従来の素子では、スイッチ動作を行なうス
トライプが１０×５００μ−程度と大きく、又ボンディ
ング用に別に１００Ｘ１００＃ｍ”程度の面積を必要と
するから比較的大きなＰＮ接合面積を必要として込た。

このためデバイスの静電容量は３〜５９Ｆと比較的大き
く、この容量とシリーズ抵抗の５００で決まるＣＲ時定
数（〜３００ｐｓｅｃ）で動作速度が制限されていた。

この動作速度の一層の改善を図るには静電容量の低減す
なわちＰＮ接合面積の低減を図る必要がある。しかしな
がら従来の構造の光スィッチでは、ポンディングパッド
の面積が必要であることや、又ストライプ幅を現状よ〕
も狭くするとエツチングによる側面の乱れによる信号光
の散乱の増加を招いてしまう等の事情があって、これ以
上のＰＮ接合面積の低減は困難であった。

そこで本発明の目的は、上述の欠点を除去し、ＰＮ接合
面積の低減が容易であって、静電容量が小さく動作速度
の速い半導体光スィッチを提供することＫある。

〈問題点を解決するための手段〉 前述の問題点を解決するために本発明の提供する半導体
光スィッチは、太さが電子の平均自由行程以下の（５１
０００人）半導体からなる量子井戸細線と、この量子井
戸細線を囲みこの量子井戸細線よりも禁制帯幅の大きな
半導体バリアと、この半導体バリアと前記量子井戸細線
からなる量子井戸細線領域の２つの側面にそれぞれ形成
されたｐ型半導体領域及びｎ型半導体領域を備えること
を特徴とする。

〈実施例〉 次に図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例の半導体光スィッチの斜視図
である。図中１は半絶縁性基板（ＧａＡｓ　）、２は第
１クラッド層（アンドープ高抵抗Ａ４ｘａ工Ｑａ　　　
　Ａｓ　、　０．２≦Ｘｃ１≦０．８．厚さ０．５〜１
−Ｘ　ｅ　１ ３μｍ、典型的にはＸｃｌ＝　０．４　、厚さ〜１．５
μｍ）、３は量子井戸細線領域（アンドープ高抵抗、厚
さ０．１〜１μｍ２幅０．５〜３μｍ、典型的には厚さ
０．５μｍ１幅１μｍ）、３ａは量子井戸細線（厚さ４
０〜２００人２幅４０〜１０００人、　Ａ　ｌ　ｚ　ｙ
　Ｇａ　１−ＸｖＡｓ、Ｏ≦Ｘｗ　（Ｘｂ　、典型的に
は厚さ１００人２幅１００〜５００人、Ｘｗ＝０）、３
ｂはバリア　（幅４０〜１０００人、　Ａｌｚｂ（Ｊａ
　１−２ｂＡｓ　、　０．１≦ｘｂ（Ｘ　ｃ　１　、　
Ｘｃ　２、典型的には幅１００〜５００人　。

Ｘｂ−０，２）、４は第２クラッド層（アンドープ高抵
抗Ａｚｃ２　Ｇａ　１．ｚ、　１　Ａｓ　、　Ｑ≦ＸＣ
２≦０・８・厚さＱ、５〜３μｍ、典型的にはＸＣ２＝
　０．４　、厚さ〜１．５　μｍ　）、５ａはｐ型キャ
ｙプ層（ｐ−ＧａＡｓ）、５ｂはｎ型キャップ層（ｎ−
ＧａＡｓ）、６はｐ型領域、７はｎ型領域、８はｐ型電
極、９はｎ型電極である。

本実施例ではｐ’ｆｌｉ領域６とｎ型領域７とは半導体
膜の同一平面内にあるから、これらの間に電圧を加える
と電界は半導体膜面と平行な方向に印加される。このと
き本実施例では、量子井戸細線３ａを備えているから横
方向にもキャリア閉じ込めがされておシ、横方向に電界
印加時に量子準位の低エネルギーシフト側への移動が起
こって良好なスイッチング特性が得られた。

本実施例のＰＮ接合面積は全体厚みと素子長で決まる。

厚さに関しては分子線エピタキシ一方法等の高度なエピ
タキシー技術によって高精度に制御出来る。このため厚
さはデバイスに最低必要な厚さ２〜３μｍに抑えること
が可能でしかも界面が平坦であるため光の散乱も小さい
。又、本実施例ではｐ型領域６とｎ型領域７は半絶縁性
基板１の上に形成されているためＫこれらの面積を太き
くしても静電容量が増加しないから容易にポンディング
をすることが出来る。本実施例での静電容量はこれらの
効果によって容量が０．５ｐＦ以下となって１０Ｏｆ）
ｓｓｅ以下の動作速度が実現した。

次に本実施例の半導体光スィッチの製作方法の一例を第
３図を用いて説明する。まず第１回目の結晶成長におい
て第３図（ａ）に示す様に半絶縁性基板１上に第１クラ
ッド層２、多重量子井戸１０を成長する。次に第３図（
ｂ）に示す様にフォーカストイオンビーム法等を用いて
Ｇａをストライプ状にイオン注入した後アニールするこ
とによってＧａが注入された量子井戸を無秩序化して量
子井戸細線領域３を形成する。次に第３図１ｃ）に示す
様に第２回目の結晶成長において第２クラッド層４及び
キャップ層５を形成する。その後第３図（ｄ）に示す様
１ｃ、Ｓｉの選択拡散を行なってｎ型領域７を形成し次
にＺｎの選択拡散を行なってｐ型領域６を形成する。こ
の拡散時にｐ型領域６及びｎ型領域７に含まれる量子井
戸細線領域は無秩序化されて均一な半導体となる。最後
Ｋｐ型電極８、ｎ型電極９を形成しストライプ上のキャ
ップ層５を除去して完成する。

以上の実施例においては材料としてＧａＡｓ　／Ａｊｌ
ＧａＡｓを用いたが、これに限らず他の材料たとえばＩ
ｎＧａＡｓＰ／ＩｎＰ、ＩｎＧａＡｆｉＡｓ／ＩｎＰ等
を用いても本発明は実施できる。

〈発明の効果〉 以上に詳しく説明したように、本発明によれば、静電容
量が小さく動作速度が速い半導体光スィッチが得られる
。

【図面の簡単な説明】

第１図は本発明の一実施例の斜視図、！２図は従来例の
斜視図、第３図は第１図に示した実施例の製作工程を示
す図である。 図中％　１・・・・・・半絶縁性基板、２・・・・・・
第１クラツド層、３・・・・・・量子井戸細線領域、３
ａ・・・・・・量子井戸細線、３ｂ・・・・・・バリア
、４・・・・・・第２クラッド層、５・・・・・・キャ
ップ層、５ａ・・・・・・ｐ型キャップ層、５ｂ・・・
・・・ｎ型キャップ層、６・・・・・・ｐ型領域、７・
・・・・・ｎ型領域、８・・・・・・ｐ型電極、９・・
・・・・ｎ型電極、１０・・・・・・多重量子井戸、２
０・・・・・・ｎ型Ｇ　ａ　Ａ　ｓ基板、２１・・・・
・・ｎ型クラッド層、２２・・・・・・多重量子井戸、
２３・・・・・・ｐ型クラッド層、２４・・・・・・キ
ャップ層、２５・・・・・・ｐ型電極、２６・・・・・
・ｎ型電極、である。 代理人　弁理士　　本　庄　伸　介 第１　口 第２図

Claims (1)

【特許請求の範囲】
1. 太さが電子の平均自由行程以下の半導体からなる量子井
   戸細線と、この量子井戸細線を囲みこの量子井戸細線よ
   りも禁制帯幅の大きな半導体バリアと、この半導体バリ
   アと前記量子井戸細線からなる量子井戸細線領域の２つ
   の側面にそれぞれ形成されたｐ型半導体領域及びｎ型半
   導体領域を備えることを特徴とする半導体光スイッチ。