JPS63294036A - ヘッダ駆動形パケット交換機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　要〕 システムに必要な全人出回線を分割して、それぞれ分割
した入回線毎に大モジュールと、出回線毎に出モジュー
ルとの２段構成を採用し、各人モジュールでのパケット
に出モジュール・出回線情報を付加して順次、当該比モ
ジュールから出回線へデータパケットの転送を行って、
大容量化に対処できるようにしたヘッダ駆動形パケット
交換機である。

〔産業上の利用分野〕

本発明は、パケット交換機に関し、特にｌ５ＤＮ（ディ
ジタル総合サービス！ｉｉ）やパケット網における高速
パケット交換ノード（非Ｘ、２５プロトコルベース）で
のヘッダ駆動形のパケット交換機に関するものである。

近年の高速通信に対応するため、パケット形式によるデ
ィジタルデータ通信は益々その必要性が高まっているが
、パケット交換処理能力の向上且つ高速化のため、パケ
ットヘッダに基づいて７’ｔ　−ドウヱア自律で回線交
換形スイッチによるパケット交換を行うというヘッダ駆
動形パケット交換機の実用化が要求されて来ている。

〔従来の技術〕

第６図は本出願人が特願昭６２−３６７３６号（出願臼
：昭和６２年２月１９日）において既に提案したヘッダ
駆動形パケット交換機を概念的に示したもので、図中、
ＩＢは大回線対応に接続されたデータバケツ）ＤＰ用の
大力バッファ、ＳＷＩは入力バッファＩＢの各出力を入
力するスイッチ機構、ＰＨはスイッチ機構ＳＷＩを介し
て入カバソファ■Ｂ、即ち入回線に非対応に設置されて
いるパケットヘッダ処理回路であって入力バッファＩＢ
のデータパケットＤＰのヘッダ情報に基づいてヘッダ情
報の書き替えと出回線へのデータパケットのルーチング
情報の付加を行うもの、ＣＴＬ　１は転送要求のあった
入力バッファＩＢと空のパケットヘッダ処理回路Ｐｉ−
１との接続及びデータバケツ）ＤＰの転送を制御する制
御器、ＳＷ２はスイッチ機構、ＯＢは出力バッファ、Ｃ
ＴＬ２はパケットヘッダ処理回路Ｐ）Ｉとこのパケット
ヘッダ処理回路ＰＨ内のデータパケットを、転送すべき
出回線に接続された出力バッファＯＢとの接続及びその
データパケッＩ−ＤＰ’　の転送を制御する制御器、Ｓ
ＧＵは呼制御パケット終端装置、そしてＣＰＵは呼制御
パケット終端装置ＳＧＵからの呼制御パケットによりパ
ケットヘッダ処理回路ＰＨ内のルーチング変換テーブル
（第７図参照）の呼毎の設定を行う演算処理装置、であ
る。

次にこの従来例の動作を説明する。

パケット端末装置（図示せず）からのデータパケットＤ
Ｐは入回線を通って入力バッファＩＢに蓄積される。こ
のデータバケツ）ＤＰは、パケットデータとしてのユー
ザデータＤＴとパケットヘッダ情報としてのバーチャル
コール番号ＶＣから構成されており、入力バッファＩＢ
において大回線番号が付加される。制御器ＣＴＬ、１は
空のパケットヘッダ処理回路ＰＨを見付出して入力バッ
ファＩＢのうちの転送要求の競合整理を行って１つの入
力バッファを決定するとともにスイッチ機構ＳＷ１を制
御して入カバッファＩＢ−パケットヘッダ処理回路ＰＨ
間の接続を行う。これにより、大回線番号が付加された
データバケツ）ＤＰが、捕捉されたパケットヘッダ処理
回路ＰＨに転送される。

転送先のパケットヘッダ処理回路ＰＨでは、着信したデ
ータバケツ）ＤＰの大回線番号とバーチャルコール番号
ＶＣとにより、呼制御パケットに応じて演算処理装置Ｃ
ＰＵによって既に作成されたルーチング変換テーブル（
第７図参照）を検索して対応する出回線番号と次バーチ
ャルコール番号を求め、メモリにこの出回線番号を書き
込むとトモにバーチャルコール番号ヲ次バーチャル］　
−ル番号に書き替える。

制御器ＣＴＬ２では、パケットヘッダ処理回路ＰＨのメ
モリに示されたルーチング情報としての出回線番号によ
り当該出回線に接続されるようにスイッチ機構ＳＷ２を
制御する。

〔発明が解決しようとする問題点〕

上記の従来のヘッダ駆動形パケ７）交換機では、データ
パケット毎のスイッチ（ＳＷＩ、５Ｗ２）制御に対しソ
フトウェアの関与無しでハードウェア自律の構成となっ
ており、これ自体で大規模なデータパケットに対応でき
る優れたパケット交換が実現できるものであるが、次の
欠点があった。

■入回線、出回線数が増大したとき、即ち大伝送容量を
必要とするとき、又は処理するパケット数の増大によっ
て回線使用率が増大したとき、入カバ、ファＩＢ又は出
力バッファＯＢと、パケットヘッダ処理回路ＰＨとの接
続制御部を構成する制御器ＣＴＬＩ、Ｃ７０、及びスイ
ッチ機構ＳＷＩ、ＳＷ２においてハードウェアに起因す
る動作限界（即ち使用するＬＳＩの処理速度限界）によ
る動作上のボトルネック障害が発生する。

■パケットヘッダ処理回路ＰＨが回線非対応に設けられ
ハント形式で入力データパケットを捕捉するため、全て
のパケットヘッダ処理回路ＰＨに同一のルーチング情報
を呼毎に回報通信で演算処理装置ＣＰＵより設定するが
、伝送容量（入回線）及び呼数が増大すると、パケット
ヘッダ処理回路ＰＨ内において次バーチャルコール番号
と出回線番号を保持するメモリの容量が増大してしまう
。

従って、本発明の目的は、上記のパケットヘッダ処理回
路の回線非対応・ハント形式を維持した上で、伝送容量
の増大に対処できるヘッダ駆動形式ケント交換機を実現
することにある。

〔問題点を解決するための手段〕

第１図は上記の目的を達成するための本発明に係るヘッ
ダ駆動形パケット交換機を概念的に示した図で、このパ
ケット交換機は、必要なＮ本の全入及び出回線をそれぞ
れ０本づつの入及び出回線に分割して接続されたｊ個の
入モジュールＩＭ。

〜［Ｍ、及び化モジュールＯＭ、〜ＯＭ、で２段構成さ
れている。そして、各人モジュールＩＭ。

〜ＩＭ、は、回線非対応にパケットヘッダ処理回路ＰＨ
をハントし出回線・出モジュール情報及びヘッダ情報の
書き替えを行うハント制御部ＨＣと、全出モジュールＯ
Ｍ、〜ＯＭ、に対応して設けられ、ハント制御部ＨＣの
同−化モジュールへの転送をその要求順に行うためのリ
ンク部Ｌ１〜ＬＪとを有している。また、各化モジュー
ルＯＭ、〜ＯＭ、は、ハント制御部ＨＣからのパケット
のヘッダ情報に指示された出回線へのパケット転送を行
うものである。

また、入−出モジュール間の転送線路が、入モジュール
の０本の大同線分の伝送容量に相当する伝送容量を有し
ていることが好ましい。

〔作　　　用〕

第１図に示した本発明のヘッダ駆動形パケット交換機で
は、システム全体でＮ本の入回線及び出回線が必要であ
る時、これを０本づつにまとめてｊ　（ｊ＝Ｎ＋ｎ）個
の入モジュールＩＭ、　〜ＩＭｊ及び化モジュールＯＭ
１〜ＯＭｊで２段構成してモジュールの処理能力を軽減
し、各人モジュールＩＭ、〜ＩＭｊでは、ハント制御部
ＨＣにおいて従来例と同様に回線非対応にパケットヘッ
ダ処理回路ＰＨをハント（捕ｉ足）した上、パケットの
出回線・出モジュール情報及びヘッダ情報の書き替えを
行ってその化モジュールに対応したリンク部り、〜ＬＪ
に送られる。リンク部り、〜Ｌｊは全出モジュールＯＭ
１〜ＯＭｊに対応して設けられており、ハント制御部Ｈ
Ｃの同−化モジュールへの転送をその要求順に行うこと
によりパケットの廃棄・順序の逆転を防止する。転送先
の化モジュールＯＭ、〜ＯＭＪは、ハント制御部ＨＣか
らのパケットのヘッダ情報に指示された出回線へパケッ
トを転送する。

また、入−出モジュール間の転送線路が、大回線ｎ本分
の伝送容量に相当する伝送容量を有していれば、パケッ
ト交換機内（入モジュール−出モジュール間）でのパン
ツアビジーによるパケットの廃棄が無くパケット転送が
実現できる。

〔実　施　例〕

以下、本願発明に係るヘッダ駆動形パケット交換機の実
施例を説明する。

第２図は第１図に示した本発明のヘッダ駆動形パケット
交換機の一実施例を示しており、この実施例では、第１
図に示した入モジュールＩＭｌ〜ＩＭ、内の各ハント制
御部ＨＣは第６図に示した従来のヘッダ駆動形パケット
交換機と同様に、入力バッファＩＢと、制御器ＣＴＬＩ
と、スイッチ機構ＳＷ１と、パケットヘッダ処理回路Ｐ
Ｈと、で構成されているが、但し本発明では、第６図の
制御器ＣＴＬ２、スイッチ機構ＳＷ２、及び出力バッフ
ァＯＢの部分の機能は化モジュールＯＭ。

〜ＯＭＪでの機能により実現されている。また、本発明
では、システム全体に必要なＮ本の全入回線を１本づつ
ｊ個に束ね、各１本の入回線について各人モジュールＩ
Ｍ、〜ＩＭｊ内にハント制御部ＨＣを設けることによっ
て伝送容量、トラヒνり量の増大に備えている。

各人モジュールｒＭ、−ＩＭｊにおけるリンク部Ｌ＋＝
Ｌｊ　（第２図ではして総称して示す）は、第３図に示
すように、ハント制御部ＨＣのパケットヘッダ処理回路
が１本の入回線と非対応にに個（ｋ≠ｎ）設けられてい
るとすると、これらに個のパケットヘッダ処理回路ＰＩ
”Ｉｔ〜ＰＨｍ　　（第２図ではＰＨで総称して示す）
の各々の出力が全て各リンク部り、−Ｌｊに送られるよ
うになっている。そして、各リンク部り、〜Ｌ、は、各
パケットヘッダ処理回路ＰＨ，〜ＰＨ，からのパケット
をＭ積するバッファとしてのＦＩＦＯメモリＦ１〜Ｆ、
と、このメモリＦ、−Ｆｋの各処理要求を記憶するＦＩ
ＦＯメモリＲＭと、このＦＩＦＯメモリＲＭに指示され
た処理順序に従ってＦＩＦＯメモリＦ１〜Ｆｍの出力を
化モジュールＯＭ、〜ＯＭ、へ転送するゲートＳＤと、
で構成されている。

各化モジュールＯＭ、〜ＯＭ、は、第４図に示すように
、全入モジュールＩＭ、〜■Ｍ、に対応して設けられ出
回線番号に対応してデータパケットを振り分ける大力バ
ッファＢＦ１−ＢＦｊ（第２図ではＢＦで総称して示す
）と、化モジュールの１本の出回線に対応して設けられ
各々が全入力バッファＢＰ、−ＢＦ、の出力を受ける出
力バッファＯＢ、〜ＯＢ９　（第２図ではＯＢで総称し
て示す）と、各出力バッファＯＢ、〜ＯＢ、に組み合わ
せて設けられ大力バッファＢＦ、−ＢＦ、から同一出回
線への転送をその要求！＠に行うように出力バッファＯ
Ｂ、〜ＯＢ、、を制御する制御部ＣＴ、〜ＣＴ、ｌ　（
第２図ではＣＴで総称して示す）と、で構成されている
。そして、各出力バッファＯＢ、〜０ＢＩｌは制御部Ｃ
Ｔ、〜ＣＴ、ｌからの処理指示信号によって入力バッフ
ァＢＦ、〜ＢＦ。

からの出力パケットをメモリＭ１に送るゲートスイッチ
ＧＳと、メモリＭ、からメモリＭ２に送られたパケット
を制御部ＣＴ、〜ＣＴ、、の指示に従って出回線に転送
する出力ゲートＯＧと、を備えている。

次に、第２図乃至第４図に示す本発明の一実施例の動作
を説明する。

まず、各人モジュールＩＭ、〜ＩＭ、では、入力バッフ
ァＩＢにデータパケットが到着すると、パケットのヘッ
ダ情報（バーチャルコール番号）が制御器ＣＴＬＩに転
送され、制御器ＣＴＬＩはその人力バッファと空のパケ
ットヘッダ処理回路ＰＨとを接続し、その空のパケット
ヘッダ処理回路ＰＨへの送信開始を指示する。パケット
ヘッダ処理回路ＰＨでは、パケットの到着により、パケ
ットに対してヘッダ情報を新しいバーチャルコール番号
に書き替え且つ出回線と化モジュールの番号情報の付加
を行って当該番号の化モジュールに対応したリンク部り
にパケットを転送する（第５図参照）、そして、転送終
了と同時に制御器ＣＴＬ１に空表示信号を送る。リンク
部りではパケットヘッダ処理回路ＰＨに対応したＦＩＦ
ＯメモリＦ、〜Ｆｋのいずれかにパケットが到着すると
、ＦＩＦＯメモリＲＭにそのＦＩＦＯ番号が設定され、
ゲートＳＤはメモリＲＭの設定順にＦＩＦＯメモリＦ、
〜Ｆ、からパケットを取り出して転送先の化モジュール
へ送る。これにより、パケットの転送の順序の逆転が防
止できる。

転送先の化モジュールＯＭ、〜ＯＭ、の何れかにパケッ
トが到着すると、その出モジュール内で入モジュールに
対応して設けられたＦＩＦＯメモリとしての入力バッフ
ァＢＦ、−ＢＦ、のいずれかに蓄積される。そして、そ
の入力バッファは先にパケットに付加された出回線情報
から、その出回線に対応する出力バッファＯＢ、〜ＯＢ
、のうちのいずれかのゲートスイッチＧＳの制御部ＣＴ
に対して転送要求を送る。このとき、制御部ＣＴ。

〜ＣＴ、のうちの当該出力バッファと組み合わされたも
のは、各人力バッファＢＦ１−ＢＦｊの転送要求を順次
受は入れるようになっているので、ゲートスイッチＧＳ
はその制御部ＣＴで指示された順番に入力バッファＢＦ
１−ＢＦｊからパケットをメモリＭｌ（Ｍ、）に格納し
、もしこのときメモリＭ、（Ｍ、）が出回線への転送動
作を実行中には、もう一つのメモリＭｔ　（Ｍｌ）へデ
ータを転送する。このようにメモリを２面用意すること
により、パケットの受は入れと出回線への送出とを同時
に行うことができ、以て出回線の使用効率を高めること
ができる。尚、出回線へのパケットの転送には、入モジ
ュールで付加された出回線情報は削除される。

〔発明の効果〕

以上のように、本発明のヘッダ駆動形パケット交換機に
よれば、従来からのパケットヘッダ処理回路を回線非対
応でハント（捕捉）形式により入回線からのパケット転
送を行うことを前提にして、必要な全人出回線を細分化
し、それぞれを入モジュール及び出モジュールで対処す
るように構成したので、トラヒック量に対応して小容量
から大容量まで同一の入モジュール、出モジュールの増
設で済み、また、各人モジュールにおけるルーチング変
換テーブルを分散化できるので、メモリ容量の削減とな
る。更に、モジュール間を全入団線分の伝送容量に相当
する伝送容量の線路で結合すれば、入モジュール−出モ
ジュール間でのバンファビジーによるパケットの廃棄を
無くすこともできる。

【図面の簡単な説明】

第１図は本発明に係るヘッダ駆動形パケット交換機の原
理ブロック図、 第２図は本発明に係るヘッダ駆動形パケット交換機の一
実施例を示すブロック図、 第３図は本発明によるヘッダ駆動形パケット交換機に用
いられる大モジュールの出側部分の一実施例を示す図、 第４図は本発明によるヘッダ駆動形パケット交換機に用
いられる出モジュールの一実施例を示す図、 第５図は本発明でのルーチング・ヘッダ情報の変換テー
ブルを示す図、 第６図は従来のヘッダ駆動形パケット交換機の構成を示
す図、 第７図は従来例におけるルーチング・ヘッダ情報の変換
テーブルを示す図、である。 第１図乃至第４図において、ＩＭ、〜ＩＭＪは大モジュ
ール、ＯＭ１〜ＯＭＪは出モジュール、ＨＣはハント制
御部、Ｌ、〜ＬＪ、Ｌはリンク部、ＩＢは入カバソファ
、ＣＴＬＩは制御器、ＳＷＩはスイッチ機構、ｐＨ，Ｐ
Ｈ＋　〜ＰＨ，はパケ・ントヘノダ処理回路、ＢＦ、〜
ＢＦ４、ＢＦは人力バッファ、ＣＴ、〜ＣＴ１、ＣＴは
制御部、ＯＢ。 〜ＯＢ、、ＯＢは出力バッファ、をそれぞれ示す。 尚、図中、同一符号は同−又は相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）必要なＮ本の全入及び出回線をそれぞれｎ本づつ
   の入及び出回線に分割して接続されたｊ個の入モジュー
   ル（ＩＭ＿１〜ＩＭ＿ｊ）及び出モジュール（ＯＭ＿１
   〜ＯＭ＿ｊ）で構成され、 各入モジュール（ＩＭ＿１〜ＩＭ＿ｊ）が、回線非対応
   に設けられたパケットヘッダ処理回路（ＰＨ＿１〜ＰＨ
   ＿■）をハントし出回線・出モジュール情報及びヘッダ
   情報の書き替えを行うハント制御部（ＲＣ）と、全出モ
   ジュール（ＯＭ＿１〜ＯＭ＿３）に対応して設けられ、
   該ハント制御部（ＨＣ）の同一出モジュールへの転送を
   その要求順に行うためのリンク部（Ｌ＿１〜Ｌ＿ｊ）と
   を有し、各出モジュール（ＯＭ＿１〜ＯＭ＿ｊ）が、前
   記ヘッダ情報に指示された出画線へのパケット転送をそ
   の要求順に行うことを特徴としたヘッダ駆動形パケット
   交換機。
2. （２）前記入モジュール−出モジュール間の転送線路が
   、入モジュールのｎ本の入回線分の伝送容量に相当する
   伝送容量を有している特許請求の範囲第１項に記載のヘ
   ッダ駆動形パケット交換機。
3. （３）前記出モジュール（ＯＭ＿１〜ＯＭ＿ｊ）の各々
   が、全入モジュール（ＩＭ＿１〜ＩＭ＿ｊ）に対応して
   設けられ、出回線番号に対応してデータパケットを振り
   分ける入力バッファ（ＢＦ＿１−ＢＦ＿ｊ）と、出モジ
   ュールのｎ本の出回線に対応して設けられ各々が全入力
   バッファ（ＢＦ＿１〜ＢＦ＿ｊ）の出力を受ける出力バ
   ッファ（ＯＢ＿１〜ＯＢ＿ｎ）と、各出力バッファ（Ｏ
   Ｂ＿Ｉ〜ＯＢ＿ｎ）に組み合わせて設けられ前記入力バ
   ッファから同一出回線への転送をその要求順に行うよう
   に該出力バッファ（ＯＢ＿Ｉ〜ＯＢ＿ｎ）を制御する制
   御部（ＣＴ＿１〜ＣＴ＿ｎ）とを有している特許請求の
   範囲第１項又は第２項に記載のヘッダ駆動形パケット交
   換機。