JPS63279611A - シュミット回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシュミット回路に関し、入力信号の立ち上り時
と立ち下がり時のスレッショルド電圧の設定可能なシュ
ミット回路に関する。

〔従来の技術〕

従来シュミット回路としては第３図に示すような回路が
公知である。

第３図において、入力端子１３は２組のＰチャネルのト
ランジスタ（Ｐ型ＭＯ３ＦＥＴ）２１・２２とＮチャネ
ルのトランジスタ（Ｎ型ＭＯＳＦＥＴ＞２５・２６のゲ
ートに接続され、Ｐチャネルのトランジスタ２１のソー
スは正電源（電源１４の正端子）にドレインはトランジ
スタ２２のソースにそれぞれ接続され、トランジスタ２
６のソースは負電源（電源１４の負端子）にドレインは
トランジスタ２５のソースにそれぞれ接続されている。

トランジスタ２２・２５の共通ドレインは、トランジス
タ２４・２８で構成されるインバータを介してＰチャネ
ルのトランジスタ２３とＮチャネルのトランジスタ２７
とのゲート及び出力端子１０に接続されており、トラン
ジスタ２３のソースは正電源にドレインはトランジスタ
２１のドレインにそれぞれ接続されトランジスタ２７の
ソースは負電源にドレインはトランジスタ２６のドレイ
ンにそれぞれ接続されている。

入力端子１３の入力がロウである時トランジスタ２１・
２２はオン、トランジスタ２５・２６はオフである。そ
のとき、トランジスタ２４・２８のゲートの入力はハイ
で、出力及びトランジスタ２３・２７のゲートの入力は
ロウとなり、トランジスタ２３はオン、Ｎチャネルトラ
ンジスタ２７はオフとなる。従って、入力電圧が一定値
をこえると、出力端子１０がロウからハイに変化する。

この電圧は、トランジスタ２３がオンしているなめ、ト
ランジスタ２２・２５・２６で決定される。Ｐチャネル
のトランジスタ２２のゲートソース電圧は、１つのトラ
ンジスタで決まるが、Ｎチャンネルのトランジスタ２５
のゲートソース電圧はトランジスタ２６の分だけ低くな
っている。このためトランジスタ２５・２６をオンさせ
るには、トランジスタ２６のゲートソース電圧だけ、よ
り高い入力電圧を必要とする。出力端子がハイになれば
、同様に、今度はトランジスタ２７がオンとなり、ハイ
からロウになる時のスレッショルド電圧は、トランジス
タ２１・２２・２５で決定され、トランジスタ２１のゲ
ートソース電圧だけより低い入力電圧を必要とする。

かようにして、シュミット回路が形成される。

〔発明が解決しようとする問題点〕

この方式によれば、スレッショルド電圧として設定でき
る値はゲートソースオン電圧ＶＴ（ドレイン電流が流れ
始めてトランジスタがオン状態になるときのゲートソー
ス電圧〉によって決定される。しかしゲートソースオン
電圧７丁は、ドレインソース間の電圧によって決定され
ると共に集積回路の製造上でのバラツキが大きく、スレ
ッショルド電圧の設定が困難であった。

また、スレッショルド電圧を変えるには、トランジスタ
２１・２４に直列にトランジスタを接続してトランジス
タの数を増やせばよいが、この方法には、自由にスレッ
ショルド電圧が設定できないこと、また駆動するトラン
ジスタ数が増えるという欠点があった。

本発明の目的は上記欠点を解決して、よりスレッショル
ド電圧の設定しやすいシュミット回路を提供することに
ある。すなわち、従来のシュミット回路に対し、本発明
はＭｏＳトランジスタのみでなく、バイポーラトランジ
スタを組み合わせたという独創的内容を有する。

〔問題点を解決するための手段〕

本発明のシュミット回路は、バイポーラトランジスタと
ＣＭ　ＯＳ型トランジスタとを同一基板に作りこんだ半
導体集積回路によるシュミット回路において、入力端子
が第一のＰチャネルトランジスタと第二のＮチャネルト
ランジスタのゲートに接続され、それらのドレインは共
通に接続され第三のＰチャネルトランジスタと第四のＮ
チャネルトランジスタで構成されるインバータを介して
第五のＰチャネルトランジスタと第六のＮチャネルトラ
ンジスタのゲートと出力端子とに接続され、第五のＰチ
ャネルトランジスタのドレインは第一のＰチャネルトラ
ンジスタのソースに接続されると共に抵抗を介して第六
のＮチャネルトランジスタのドレインと第二のＮチャネ
ルトランジスタのソースに接続され、第五のＰチャネル
トランジスタのソースは正電源に第六のＮチャネルトラ
ンジスタのソースは負電源にそれぞれ接続され、第五の
Ｐチャネルトランジスタのドレイン・電源間に第七のＮ
ＰＮトランジスタのエミッタ・コレクタが接続され、第
六のＮチャネルトランジスタのドレイン・負電源間に第
八のＰＮＰトランジスタのエミッタ・コレクタが接続さ
れ、第七・第八のトランジスタのベースに異った直流電
圧供給手段が接続されていることにより構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の第一の実施例の構成を示す回路図、第
２図は第二の実施例の構成を示す回路図、第３図は従来
のシュミット回路の構成の一例を示す回路図である。

第１図を見るに、本発明の第一の実施例は、Ｐチャネル
、トランジスタ２〜４と、Ｎチャネルトランジスタ７〜
９と、ＮＰＮトランジスタ１と、ＰＮＰトランジスタ７
と、抵抗５と、バイアス電源１１・１２と、抵抗５と、
電源１４とで構成される。従って第一の実施例の構成は
、第３図に示す従来の技術による構成のうち、ＣＭＯ８
型で構成されるＰチャネルのトランジスタ２１とＮチャ
ネルのトランジスタ２６とをそれぞれバイポーラ型で構
成されるＮＰＮのトランジスタ１とＰＮＰのトランジス
タ６で置換し、おのおののベースのバイアス電源を独立
に与えたものである。

次に、本発明の第一の実施例の作動について説明する。

第１図において入力端子１３の入力がロウであるとき、
ＮＰＮトランジスタロ２はオン、ＰＮＰトランジスタロ
・７はオフとなる。そのときトランジスタ４・９のゲー
トの入力はハイで、出力端子１０及びトランジスタ３・
８のゲートの入力はロウとなりトランジスタ３はオン、
トランジスタ８はオフとなる。

出力端子１０がロウからハイに変化するには、入力端子
１３の入力電圧がスレッショルド電圧を越えなければな
らない。このスレッショルド電圧は負電源（電源１４の
負端子）を基準とするとトランジスタ３がオンであるた
め、トランジスタ２・６・７で決定される。Ｎチャネル
のトランジスタ７のゲートソース電圧は、入力電圧に対
しトランジスタ６のエミッタ電位骨だけ低くなっている
。そのため、トランジスタ６・７をオンにするには、ト
ランジスタ８がオンの時のスレッショルド電圧より高い
電圧を必要とする。

反対に出力端子１０がいったんハイになると、トランジ
スタ３がオフ・トランジスタ８がオンとなる。スレッシ
ョルド電圧はトランジスタト２・・７で決定されるので
、正電源（電源１４の正端子）を基準とするとトランジ
スタ１のエミッタ電圧だけ、Ｐチャネルのトランジスタ
２のゲートソース電圧は低くなっている。そのためトラ
ンジスタト２をオンにするには、トランジスタ３がオン
の時のスレッショルド電圧より低い電圧を必要とする。

従って、トランジスタトロのベースバイアス電圧を変え
ることにより、スレッショルド電圧の設定値を変えるこ
とが可能となる。

次に、本発明の第二の実施例について説明する。第２図
を見るに、本実施例は第１図に示した第一の実施例の回
路において、バイアス電源１１・１２をダイオード１５
・１６で置換したものである０本実施例の作動は第一の
実施例と基本的に同様である。出力端子１ｏがロウがら
ハイになるには、トランジスタ８のゲートソース電圧だ
けより高い入力電圧を必要とし、ハイがらロウになるに
は同様にトランジスタ３のゲートソース電圧だけ低い入
力電圧を必要とする。

従って、本発明は、シュミット回路のスレッショルド電
圧値を決めるＭＯＳトランジスタをバイポーラトランジ
スタにおきかえて、ベースバイアス電圧の設定に“より
、任意のスレッショルド電圧を得ることを可能にしたも
のである。すなわち従来のシュミット回路のようにＭｏ
Ｓトランジスタを用いた場合トランジスタのドレインソ
ース電圧の変動によるゲートソースオン電圧７丁の変動
も考えなければならないが、バイポーラトランジスタを
用いればその必要がない。

よって、ＭＯＳトランジスタを用いるよりも、バイポー
ラトランジスタを用いた本発明のシュミット回路の方が
製造上のバラツキによるスレッショルド電圧の変動を少
なくすることができる。すなわちＭＯＳトランジスタの
ゲートソースオン電圧Ｖ↑のバラツキは約±０．３Ｖ程
度あるのに対し、バイポーラトランジスタのペースエミ
ッタオン電圧ＶｎＥ（コレクタ電流が流れトランジスタ
がオン状態になるときのペースエミッタ電圧）のバラツ
キは±３０ｍ　Ｖ程度なので１桁改善されている。この
ため第３図の従来のシュミット回路でのヒステリシス幅
のバラツキは±０．６Ｖ程度になるのに対し、本発明に
よるヒステリシス幅のバラツキはそれよりも一桁程度小
さくできる。この幅は第１図に示す例では、はぼバイア
ス電源１１・１２のバラツキによって決定され、従来例
より良くすることは容易である。

また、ＭＯＳトランジスタを用いた場合に設定するスレ
ッショルド電圧によってトランジスタのサイズを大きく
する必要がある場合があるが、本発明ではそれを避けて
結果として半導体集積回路の基板のサイズを小さくする
ことができる。

〔発明の効果〕

以上説明したように本発明は、シュミット回路のスレッ
ショルド電圧値を決定する素子としてバイポーラトラン
ジスタを採用し、ペースバイアス電圧の設定で任意のス
レッショルド電圧を得ることを可能にすることにより、
製造上のバラツキによるスレッショルド電圧の変動を極
めて少なくすることができるばかりでなく基板のサイズ
を小さくできるという効果がある。

【図面の簡単な説明】

第１図は本発明の第一の実施例の構成を示す回路図、第
２図は本発明の第二の実施例の構成を示す回路図、第３
図は従来のシュミット回路の構成の一例を示す回路図。 １・・・トランジスタ（ＮＰＮ）、６・・・トランジス
タ（ＰＮＰ）、２〜４・２１〜２４・・・ＭＯＳトラン
ジスタ（Ｐチャネル）、５・・・抵抗、７〜９・２５〜
２８・・・ＭＯＳトランジスタ（Ｎチャネル）、１０・
・・出力端子、１１・１２・・・バイアス電源、１３・
・・入力端子、１４・・・電源、１５・１６・・・ダイ
オード。

Claims (2)

【特許請求の範囲】
1. （１）バイポーラトランジスタとＣＭＯＳ型トランジス
   タとを同一基板に作りこんだ半導体集積回路によるシュ
   ミット回路において、入力端子が第一のＰチャネルトラ
   ンジスタと第二のＮチャネルトランジスタのゲートに接
   続され、それらのドレインは共通に接続され第三のＰチ
   ャネルトランジスタと第四のＮチャネルトランジスタで
   構成されるインバータを介して第五のＰチャネルトラン
   ジスタと第六のＮチャネルトランジスタのゲートと出力
   端子とに接続され、第五のＰチャネルトランジスタのド
   レインは第一のＰチャネルトランジスタのソースに接続
   されると共に抵抗を介して第六のＮチャネルトランジス
   タのドレインと第二のＮチャネルトランジスタのソース
   に接続され、第五のＰチャネルトランジスタのソースは
   正電源に第六のＮチャネルトランジスタのソースは負電
   源にそれぞれ接続され、第五のＰチャネルトランジスタ
   のドレイン・電源間に第七のＮＰＮトランジスタのエミ
   ッタ・コレクタが接続され、第六のＮチャネルトランジ
   スタのドレイン・負電源間に第八のＰＮＰトランジスタ
   のエミッタ・コレクタが接続され、第七・第八のトラン
   ジスタのベースに異った直流電圧供給手段が接続されて
   いることを特徴とするシュミット回路。
2. （２）正電源と第七のトランジスタのベースとの間及び
   第八のトランジスタのベースと負電源との間にダイオー
   ドを接続したことを特徴とする前記直流電圧供給手段を
   備えた特許請求の範囲第１項記載のシュミット回路。