JPS63272054A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63272054A JPS63272054A JP10452287A JP10452287A JPS63272054A JP S63272054 A JPS63272054 A JP S63272054A JP 10452287 A JP10452287 A JP 10452287A JP 10452287 A JP10452287 A JP 10452287A JP S63272054 A JPS63272054 A JP S63272054A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- wiring
- substrate
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 230000008646 thermal stress Effects 0.000 abstract description 10
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【発明の目的]
(産業上の利用分野)
本発明は、半導体装置の製造方法に係わり、特にアルミ
ニウム配線の信頼性向上をはかった半導体装置の製造方
法に関する。
ニウム配線の信頼性向上をはかった半導体装置の製造方
法に関する。
(従来の技術)
従来、半導体装置の配線層としては、アルミニウムが一
般に用いられており、アルミニウム配線はその酸化を防
止するために5i02等の絶縁膜で被覆されている。そ
して、この絶縁膜の形成方法としては、化学気相成長法
(CVD法)等が一般に用いられている。
般に用いられており、アルミニウム配線はその酸化を防
止するために5i02等の絶縁膜で被覆されている。そ
して、この絶縁膜の形成方法としては、化学気相成長法
(CVD法)等が一般に用いられている。
しかしながら、この種の装置にあっては次のような問題
があった。即ち、絶縁膜を形成する時の基板温度、つま
りアルミニウム配線の温度は200〜400℃であるた
め、アルミニウム配線上に絶縁膜を形成した後の室温へ
の降温時において、アルミニウムと絶縁膜との熱膨張率
の差に基づく大きな引張り応力がアルミニウム配線に働
くため、配線のストレスマイグレーションによる断線不
良が生じ易い。特に、配線の幅が1μm程度以下の微細
な配線においては、上記熱的な応力による配線の信頼性
低下が大きな問題となってきている。
があった。即ち、絶縁膜を形成する時の基板温度、つま
りアルミニウム配線の温度は200〜400℃であるた
め、アルミニウム配線上に絶縁膜を形成した後の室温へ
の降温時において、アルミニウムと絶縁膜との熱膨張率
の差に基づく大きな引張り応力がアルミニウム配線に働
くため、配線のストレスマイグレーションによる断線不
良が生じ易い。特に、配線の幅が1μm程度以下の微細
な配線においては、上記熱的な応力による配線の信頼性
低下が大きな問題となってきている。
また、アルミニウム配線は多結晶構造であり、その結晶
粒の大きさは数μm以下の大きさである。
粒の大きさは数μm以下の大きさである。
このため、配線幅が1μm前後となってきた最近の半導
体装置においては配線中の電流密度が増加し、さらに配
線幅がグレインサイズと同程度になってきたため、エレ
クトロマイグレーション等による断線不良が生じ易く、
配線寿命の低下が問題となっている。
体装置においては配線中の電流密度が増加し、さらに配
線幅がグレインサイズと同程度になってきたため、エレ
クトロマイグレーション等による断線不良が生じ易く、
配線寿命の低下が問題となっている。
(発明が解決しようとする問題点)
このように従来、絶縁膜で被覆されたアルミニウム配線
においては、アルミニウムと絶縁膜との熱膨張率差に起
因して、アルミニウム配線に熱的な応力が作用する。こ
のため、アルミニウム配線に断線不良等が生じ、配線の
信頼性低下を招く等の問題があった。
においては、アルミニウムと絶縁膜との熱膨張率差に起
因して、アルミニウム配線に熱的な応力が作用する。こ
のため、アルミニウム配線に断線不良等が生じ、配線の
信頼性低下を招く等の問題があった。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、アルミニウム配線に作用する熱的な応
力を低減することができ、アルミニウム配線の信頼性向
上をはかり得る半導体装置の製造方法を提供することに
ある。
とするところは、アルミニウム配線に作用する熱的な応
力を低減することができ、アルミニウム配線の信頼性向
上をはかり得る半導体装置の製造方法を提供することに
ある。
[発明の構成]
(問題点を解決するための手段)
本発明の骨子は、アルミニウム配線に作用する熱的応力
を低減するために絶縁膜の形成温度を低くすることにあ
る。ここで、絶縁膜の形成温度を低くするとその形成速
度が低下し、結果としてスルーブツトの低下を招く。そ
こで本発明では、通常の成長温度よりも低い温度で絶縁
膜を形成したのち、通常の成長温度で絶縁膜を形成する
と云う2段階の絶縁膜形成により、スルーブツトの低下
を防止している。
を低減するために絶縁膜の形成温度を低くすることにあ
る。ここで、絶縁膜の形成温度を低くするとその形成速
度が低下し、結果としてスルーブツトの低下を招く。そ
こで本発明では、通常の成長温度よりも低い温度で絶縁
膜を形成したのち、通常の成長温度で絶縁膜を形成する
と云う2段階の絶縁膜形成により、スルーブツトの低下
を防止している。
即ち本発明は、アルミニウムを主成分とする配線層を絶
縁膜で被覆してなる半導体装置の製造方法において、前
記配線層が形成された半導体基板上に低温で第1の絶縁
膜を形成したのち、前記基板上に高温で第2の絶縁膜を
形成するようにした方法である。
縁膜で被覆してなる半導体装置の製造方法において、前
記配線層が形成された半導体基板上に低温で第1の絶縁
膜を形成したのち、前記基板上に高温で第2の絶縁膜を
形成するようにした方法である。
(作用)
アルミニウムの線膨張係数は2.3X 10′5deg
’であり、絶縁膜として一般に用いられるシリコン酸化
膜(S102)やシリコン窒化膜(SiN)の線膨張係
数0.3X 10″6deg−1及び2.5X 10(
′deg’に比べて非常に大きい。このため、アルミニ
ウム配線上に絶縁膜を形成する際の基板温度が高い場合
は、絶縁膜形成後の降温時に配線に非常に大きな引張り
の熱的応力が作用することになる。そこで、本発明のよ
うに低温(150℃以下)で適当な厚さく500人程反
末まで第1の絶縁膜を形成することにより、配線に作用
する熱的応力を小さくすることができる。また、第1の
絶縁膜を形成したのちは、基板温度を上げて十分な厚さ
の第2の絶縁膜を形成しても、配線の周辺が既に第1の
絶縁膜で被覆された後であるので、配線に作用する熱的
応力は配線上に直接第2の絶縁膜を形成する場合に比べ
て極めて小さいものでなる。従って、アルミニウムと絶
縁膜との熱膨張率差に起因するアルミニウム配線の断線
不良等を防止することが可能となる。
’であり、絶縁膜として一般に用いられるシリコン酸化
膜(S102)やシリコン窒化膜(SiN)の線膨張係
数0.3X 10″6deg−1及び2.5X 10(
′deg’に比べて非常に大きい。このため、アルミニ
ウム配線上に絶縁膜を形成する際の基板温度が高い場合
は、絶縁膜形成後の降温時に配線に非常に大きな引張り
の熱的応力が作用することになる。そこで、本発明のよ
うに低温(150℃以下)で適当な厚さく500人程反
末まで第1の絶縁膜を形成することにより、配線に作用
する熱的応力を小さくすることができる。また、第1の
絶縁膜を形成したのちは、基板温度を上げて十分な厚さ
の第2の絶縁膜を形成しても、配線の周辺が既に第1の
絶縁膜で被覆された後であるので、配線に作用する熱的
応力は配線上に直接第2の絶縁膜を形成する場合に比べ
て極めて小さいものでなる。従って、アルミニウムと絶
縁膜との熱膨張率差に起因するアルミニウム配線の断線
不良等を防止することが可能となる。
(実施例)
以下、本発明の詳細を図示の実施例によって説明する。
第1図は本発明の一実施例方法に係わる半導体装置の製
造工程を示す断面図である。まず、第1図(a)に示す
如く、St基板11上に層間絶縁膜としての5i02膜
12を熱酸化法により 0.5μmの厚さに形成した後
、全面にマグネトロンスパッタ法により例えば0.5%
のSiを含むAノ膜13を0.8μmの厚さに堆積する
。その後、Aノ膜13上にレジストパターン(図示せず
)を形成し、反応性イオンエツチング(RI E)によ
りAノ膜13を選択エツチングすることにより、第1図
(b)に示す如くAノ配線層13′を形成した。
造工程を示す断面図である。まず、第1図(a)に示す
如く、St基板11上に層間絶縁膜としての5i02膜
12を熱酸化法により 0.5μmの厚さに形成した後
、全面にマグネトロンスパッタ法により例えば0.5%
のSiを含むAノ膜13を0.8μmの厚さに堆積する
。その後、Aノ膜13上にレジストパターン(図示せず
)を形成し、反応性イオンエツチング(RI E)によ
りAノ膜13を選択エツチングすることにより、第1図
(b)に示す如くAノ配線層13′を形成した。
なお、このときの配線幅及びスペース幅は共に1μmと
した。
した。
次いで、例えば電子サイクロトロン共鳴(ECR)プラ
ズマを利用したECRプラズマCVD法により、反応ガ
スとしてのSiH4及び02の流量を共に20cc/s
in 、反応室内圧力を5 X 10’ Torr、基
板温度を60℃として、第1図(11,)に示す如く全
面にS 102膜(第1の絶縁膜)14を0.1μmの
厚さに形成する。次いで、常圧CVD法により基板温度
400℃で、第1図(d)に示す如く例えばリンを2%
含む5i02膜(第2の絶縁膜)15を5i02膜14
上に0.7μmの厚さに堆積する。
ズマを利用したECRプラズマCVD法により、反応ガ
スとしてのSiH4及び02の流量を共に20cc/s
in 、反応室内圧力を5 X 10’ Torr、基
板温度を60℃として、第1図(11,)に示す如く全
面にS 102膜(第1の絶縁膜)14を0.1μmの
厚さに形成する。次いで、常圧CVD法により基板温度
400℃で、第1図(d)に示す如く例えばリンを2%
含む5i02膜(第2の絶縁膜)15を5i02膜14
上に0.7μmの厚さに堆積する。
かくして形成されたAI配線においては、400℃の温
度で5IO2膜15を形成する前に60℃の温度で5i
02膜14を形成しているので、5i02膜15の形成
後の降温時にAI!配線に作用する引張り応力を低減す
ることができる。即ち、S I O2III 14の存
在により、A、ff配線に作用する熱応力は、60℃か
ら室温までの温度差における5IO2とAノとの膨張差
となり、400℃から室温までのこれらの膨張差と比べ
ると格段に小さくなる。このため、Aノ配線の断線不良
を低減することができ、配線の信頼性向上をはかり得る
。なお、第1の絶縁膜である5IO2膜14を0.8μ
m程度と十分厚く形成すれば第2の絶縁膜である5i0
2膜15は不要となるが、この場合S i o2膜14
の堆積速度が遅いのでスルーブツトが著しく低下する。
度で5IO2膜15を形成する前に60℃の温度で5i
02膜14を形成しているので、5i02膜15の形成
後の降温時にAI!配線に作用する引張り応力を低減す
ることができる。即ち、S I O2III 14の存
在により、A、ff配線に作用する熱応力は、60℃か
ら室温までの温度差における5IO2とAノとの膨張差
となり、400℃から室温までのこれらの膨張差と比べ
ると格段に小さくなる。このため、Aノ配線の断線不良
を低減することができ、配線の信頼性向上をはかり得る
。なお、第1の絶縁膜である5IO2膜14を0.8μ
m程度と十分厚く形成すれば第2の絶縁膜である5i0
2膜15は不要となるが、この場合S i o2膜14
の堆積速度が遅いのでスルーブツトが著しく低下する。
本実施例では堆積速度の遅い5i02膜14を薄く、堆
積速度の速い5102膜15を厚く形成することにより
、スループットの低下を未然に防止している。
積速度の速い5102膜15を厚く形成することにより
、スループットの低下を未然に防止している。
また、上記Aノ配線の信頼性試験結果を第2図に示す。
ここで、比較のために従来例として、5io2膜14.
15を共に基板温度400℃の常圧CVD法で形成した
ものを、上記実施例と同様に試験した。175℃、 2
000時間、恒温放置した後の断線不良の割合を調べた
。なお、信頼性試験をしたサンプル数は各々2000個
であり、またAノ配線長は1mlである。従来例では断
線不良率1.9%であったのが、実施例では0.2%と
断線不良率は10分の1に減少し、配線の信頼性が大幅
に向上しているのが確認された。
15を共に基板温度400℃の常圧CVD法で形成した
ものを、上記実施例と同様に試験した。175℃、 2
000時間、恒温放置した後の断線不良の割合を調べた
。なお、信頼性試験をしたサンプル数は各々2000個
であり、またAノ配線長は1mlである。従来例では断
線不良率1.9%であったのが、実施例では0.2%と
断線不良率は10分の1に減少し、配線の信頼性が大幅
に向上しているのが確認された。
第3図は本発明の他の実施例を説明するための工程断面
図である。この実施例は、Aノ配線のグレインサイズを
拡大して配線層の安定化をはかったものである。
図である。この実施例は、Aノ配線のグレインサイズを
拡大して配線層の安定化をはかったものである。
まず、第3図(a)に示す如く、先の実施例と同様にS
t基板31上に5IO2膜32及びAノ膜33を堆積す
る。この状態においては、Aノ膜33のグレインサイズ
は1〜2μm程度であり、Aノ膜33中には図示のよう
にグレイン境界34が存在している。
t基板31上に5IO2膜32及びAノ膜33を堆積す
る。この状態においては、Aノ膜33のグレインサイズ
は1〜2μm程度であり、Aノ膜33中には図示のよう
にグレイン境界34が存在している。
次いで、上記試料を例えばI X 104Torrの真
空中に置き、この試料に周波数が1OKIIzで磁界強
度が500ガウスの交流磁界を10分間印加した。この
磁界印加によりAノ膜33中で渦電流が流れジュール熱
が発生する。そして、このジュール熱によりAi膜33
の温度が上昇し、グレインの再成長が生じる。その結果
、Aノ膜33のグレインサイズは10μm以上となり、
第3図(b)に示す如くグレイン境界34の数は極めて
少なくなった。なお、上記交流磁界の印加は必ずしも真
空中である必要はなく、ヘリウムや窒素等のAノと反応
しない不活性ガス中で行ってもよい。
空中に置き、この試料に周波数が1OKIIzで磁界強
度が500ガウスの交流磁界を10分間印加した。この
磁界印加によりAノ膜33中で渦電流が流れジュール熱
が発生する。そして、このジュール熱によりAi膜33
の温度が上昇し、グレインの再成長が生じる。その結果
、Aノ膜33のグレインサイズは10μm以上となり、
第3図(b)に示す如くグレイン境界34の数は極めて
少なくなった。なお、上記交流磁界の印加は必ずしも真
空中である必要はなく、ヘリウムや窒素等のAノと反応
しない不活性ガス中で行ってもよい。
次いで、先の実施例と同様にレジストパターンを用いた
RIEによる選択エツチングにより、第3図(C)に示
す如(A)配線fi!!3B’を形成した。
RIEによる選択エツチングにより、第3図(C)に示
す如(A)配線fi!!3B’を形成した。
このときの配線幅及びスペース幅は後述する如く設定し
た。これ以降は、先の実施例と同様に第1及び第2の絶
縁膜としての5i02膜14.15を先の実施例と同様
の方法で形成した。
た。これ以降は、先の実施例と同様に第1及び第2の絶
縁膜としての5i02膜14.15を先の実施例と同様
の方法で形成した。
かくして形成されたAノ配線においては、A、i7膜3
3に交流磁界を印加してグレインサイズの拡大をはかっ
ているので、エレクトロマイグレーションを抑制するこ
とができ、配線の信頼性向上をはかり得る。また、交流
磁界の印加による渦電流を利用していることから、加熱
部をAJ膜33のみに限定することができる。従って、
素子の形成された基板31を加熱することなく、AI膜
33のみを加熱することができ、AI!膜33の加熱に
伴う素子の劣化を未然に防止することができる。
3に交流磁界を印加してグレインサイズの拡大をはかっ
ているので、エレクトロマイグレーションを抑制するこ
とができ、配線の信頼性向上をはかり得る。また、交流
磁界の印加による渦電流を利用していることから、加熱
部をAJ膜33のみに限定することができる。従って、
素子の形成された基板31を加熱することなく、AI膜
33のみを加熱することができ、AI!膜33の加熱に
伴う素子の劣化を未然に防止することができる。
また、上記Aノ配線の信頼性加速試験の結果を第4図に
示す。図中O印が従来例であり、Δ印が実施例である。
示す。図中O印が従来例であり、Δ印が実施例である。
配線幅は1〜4μm1配線長は211111で、試験条
件は電流密度1 x 106A/cN−2,温度200
℃とした。従来例の場合、配線幅の減少に伴いエレクト
ロマイグレーシジンにより配線が断線に至るまでの平均
寿命時間は短くなり、1μm及び2μmの配線幅の場合
で約200時間である。これに対し本実施例の場合、同
一条件下では配線の平均寿命は3000時間以上となり
、配線の信頼性が大幅に向上することが確認された。
件は電流密度1 x 106A/cN−2,温度200
℃とした。従来例の場合、配線幅の減少に伴いエレクト
ロマイグレーシジンにより配線が断線に至るまでの平均
寿命時間は短くなり、1μm及び2μmの配線幅の場合
で約200時間である。これに対し本実施例の場合、同
一条件下では配線の平均寿命は3000時間以上となり
、配線の信頼性が大幅に向上することが確認された。
なお、本発明は上述した各実施例方法に限定されるもの
ではない。例えば、前記配線層はAノーSt合金に限定
されるものではなく、純粋なAノ、さらにA、l?とC
u、Ti、Mg等との合金であってもよい。さらに、こ
れらの積層膜を用いることも可能である。また、配線層
上に形成する絶縁膜としては、5LO2の他にSiN、
5iONを用いることができ、さらにこれらにB、P等
の不純物を添加した膜を用いることも可能である。また
、第1の絶縁膜を形成する方法としては、ECRプラズ
マCVD法に限らず、低温で絶縁膜を形成できる方法で
あればよく、例えば光CVD法を用いることができるb
また、第1の絶縁膜の形成温度及び膜厚は適宜変更可能
であるが、本発明者等の実験によれば、150℃以下の
温度で500Å以上の膜厚であれば、前述した効果が十
分得られることが判明している。その他、本発明の要旨
を逸脱しない範囲で、種々変形して実施することができ
る。
ではない。例えば、前記配線層はAノーSt合金に限定
されるものではなく、純粋なAノ、さらにA、l?とC
u、Ti、Mg等との合金であってもよい。さらに、こ
れらの積層膜を用いることも可能である。また、配線層
上に形成する絶縁膜としては、5LO2の他にSiN、
5iONを用いることができ、さらにこれらにB、P等
の不純物を添加した膜を用いることも可能である。また
、第1の絶縁膜を形成する方法としては、ECRプラズ
マCVD法に限らず、低温で絶縁膜を形成できる方法で
あればよく、例えば光CVD法を用いることができるb
また、第1の絶縁膜の形成温度及び膜厚は適宜変更可能
であるが、本発明者等の実験によれば、150℃以下の
温度で500Å以上の膜厚であれば、前述した効果が十
分得られることが判明している。その他、本発明の要旨
を逸脱しない範囲で、種々変形して実施することができ
る。
[発明の効果]
以上詳述したように本発明によれば、アルミニウムを主
成分とする配線層上に2段階の成長により絶縁膜を形成
することにより、配線に作用する熱的な応力(ストレス
マイグレーション)を低減することができ、配線の信頼
性向上をはかることができる。従って、アルミニウムを
主成分とする配線を形成した半導体装置の製造に適用し
て絶大な効果が得られる。
成分とする配線層上に2段階の成長により絶縁膜を形成
することにより、配線に作用する熱的な応力(ストレス
マイグレーション)を低減することができ、配線の信頼
性向上をはかることができる。従って、アルミニウムを
主成分とする配線を形成した半導体装置の製造に適用し
て絶大な効果が得られる。
第1図は本発明の一実施例方法に係わる半導体装置の製
造工程を示す断面図、第2図は上記実施例方法の効果を
説明するためのもので実施例と従来例との断線不良発生
の割合を示す特性図、第3図は本発明の他の実施例方法
を説明するための工程断面図、第4図は上記他の実施例
方法の効果を説明するためのものでAノ配線幅に対する
配線平均寿命の変化を示す特性図である。 11.31・・・St基板、12.32・・・5IO2
膜(層間絶縁膜)、13.33・・・A、ff膜、13
′。 33′・・・Aノ配線層、14・・・5i02膜(第1
の絶縁膜)、15・・・5102膜(第2の絶縁膜)、
34・・・グレイン境界。 出願人代理人 弁理士 鈴江武彦 第1図
造工程を示す断面図、第2図は上記実施例方法の効果を
説明するためのもので実施例と従来例との断線不良発生
の割合を示す特性図、第3図は本発明の他の実施例方法
を説明するための工程断面図、第4図は上記他の実施例
方法の効果を説明するためのものでAノ配線幅に対する
配線平均寿命の変化を示す特性図である。 11.31・・・St基板、12.32・・・5IO2
膜(層間絶縁膜)、13.33・・・A、ff膜、13
′。 33′・・・Aノ配線層、14・・・5i02膜(第1
の絶縁膜)、15・・・5102膜(第2の絶縁膜)、
34・・・グレイン境界。 出願人代理人 弁理士 鈴江武彦 第1図
Claims (6)
- (1)アルミニウムを主成分とする配線層を絶縁膜で被
覆してなる半導体装置の製造方法において、前記配線層
が形成された半導体基板上に低温で第1の絶縁膜を形成
する工程と、次いで前記基板上に高温で第2の絶縁膜を
形成する工程とを含むことを特徴とする半導体装置の製
造方法。 - (2)前記第1の絶縁膜を形成する工程として、電子サ
イクロトロン共鳴によるプラズマを利用したCVD法を
用いたことを特徴とする特許請求の範囲第1項記載の半
導体装置の製造方法。 - (3)前記第1の絶縁膜を形成する際の温度を、150
℃以下に設定したことを特徴とする特許請求の範囲第1
項又は第2項記載の半導体装置の製造方法。 - (4)前記第1の絶縁膜の厚さを、500Å以上に設定
したことを特徴とする特許請求の範囲第1項、第2項又
は第3項記載の半導体装置の製造方法。 - (5)前記第2の絶縁膜を形成する工程として、常圧C
VD法を用いたことを特徴とする特許請求の範囲第1項
記載の半導体装置の製造方法。 - (6)前記配線層は、予め減圧下或いは不活性ガス雰囲
気中で、交流磁界の印加により加熱されることを特徴と
する特許請求の範囲第1項記載の半導体装置の製造方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10452287A JPS63272054A (ja) | 1987-04-30 | 1987-04-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10452287A JPS63272054A (ja) | 1987-04-30 | 1987-04-30 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63272054A true JPS63272054A (ja) | 1988-11-09 |
Family
ID=14382824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10452287A Pending JPS63272054A (ja) | 1987-04-30 | 1987-04-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63272054A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0251230A (ja) * | 1988-08-12 | 1990-02-21 | Fuji Electric Co Ltd | Cvd酸化膜形成方法 |
-
1987
- 1987-04-30 JP JP10452287A patent/JPS63272054A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0251230A (ja) * | 1988-08-12 | 1990-02-21 | Fuji Electric Co Ltd | Cvd酸化膜形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS595629A (ja) | 二重層表面安定化方法 | |
JPH08181210A (ja) | 半導体装置の製造方法 | |
JP3244058B2 (ja) | 半導体装置の製造方法 | |
JPS63272054A (ja) | 半導体装置の製造方法 | |
JP2937998B1 (ja) | 配線の製造方法 | |
JP3332063B2 (ja) | SiNx/PSG積層構造の形成方法 | |
JPH0562967A (ja) | 半導体装置の製造方法 | |
JPH07201779A (ja) | 電極配線およびその形成方法 | |
JPS6360532B2 (ja) | ||
JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
JP3618246B2 (ja) | 半導体装置の製造方法 | |
JPS5954243A (ja) | 半導体集積回路装置 | |
JPH0758199A (ja) | 半導体装置の製造方法 | |
JPH07130847A (ja) | 半導体装置およびその製造方法 | |
JPH03159124A (ja) | 半導体装置の製造方法 | |
JPH04216630A (ja) | 半導体素子の配線形成方法 | |
JPH0685088A (ja) | 半導体装置およびその製造方法 | |
JPH04354337A (ja) | 半導体装置の製造方法 | |
JPS61203652A (ja) | 半導体装置の製造方法 | |
JPH0325967A (ja) | 半導体装置の製造方法 | |
JPH0629282A (ja) | 半導体装置の製造方法 | |
JPH05129298A (ja) | 半導体装置の製造方法 | |
KR0179021B1 (ko) | 이중 층간절연막 증착방법 | |
JPH06120358A (ja) | 高集積半導体装置及びその製造方法 | |
JPH03204934A (ja) | 薄膜配線上への絶縁膜の形成方法 |