JPS63271557A - メモリデ−タの診断方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はメモリデータの診断方法に関するものである。

Ｂ９発明の概要 本発明はメモリエラーを検出するためのエラーチェック
回路をメモリコントローラ部に設けたメモリデータの診
断方法において、 メモリコントローラ部にあるエラーチェック回路にエラ
ーが生じたか否かを診断する診断レジスタと、このレジ
スタから送出された診断信号をレシーバ回路を介して前
記エラーチェック回路に送出するドライバ回路を設け、
メモリデータにチェックコード等を付加してメモリデー
タが正常であるか否かを診断し、接触不良等によりメモ
リ部からデータが送出されない場合にもエラーチェック
回路を容易に診断するものである。

Ｃ０従来の技術とその問題点 コンピュータのメモリ装置においては、本来のデータの
他にチェックピットを付加してデータの信頼性を向上さ
せているものがある。

かかるメモリ装置では、メモリエラーを検出するための
エラーチェック回路をメモリコントローラ１１（に設け
、エラーチェック回路のエラーのチェックをするために
例えば、３２ビットデータに７ビットのチェックピット
を付加し、このチェックピットのうち２ビットをエラー
検出、１ビットをエラー訂正、残り４ビットをスペース
に用いている。従って、このメモリ装置では、データの
誤り率を極めて低くすることができる。

しかし、かかるメモリ装置においては、データの誤り率
が極めて低くなるようにすることができても、エラーチ
ェック回路の故障等がある場合にこれを監視することが
できない。そこで、従来よりメモリ装置では、中央処理
部（ＣＰＵ）からの指令に従って正規のデータとエラー
チェック時のチェックコード（チェックデータ）をメモ
リに書き込んだ後、その正規データとチェックデータを
適宜読み出してエラーチェック回路が正常に働いている
か否かを確認している。

しかしながら、かかるメモリ装置では、チェックデータ
を適宜読み出してエラーチェック回路が正常に動作して
いるか否かを確認している。

しかしながら、かかるメモリ装置では、チェックデータ
等を書き込むためのメモリ部をエラーチェック回路のエ
ラーチェック時に必要とし、そのメモリ部が接触不良等
になると、エラーチェック回路が正常な動作をすること
ができなくなってしまう。

そこで、本発明は簡単な回路構成により、エラーチェッ
ク回路が正常に動作しているかを監視することができる
メモリデータの診断方法を提供することを目的とする。

Ｄ１問題点を解決するための手段 問題点を解決するための手段として本発明は、正しいチ
ェックコードを診断レジスタにセットし、データの読出
し動作をし、このデータがエラーなく正しく読めるか否
かを判断し、そのデータがエラーなく正しく読める場合
には１ビット誤ったチェックコードを前記診断レジスタ
にセットし、そしてそのデータの読み出し動作をし０次
に、データに１ビットエラーを付加し、１ビットエラー
が検出されるか否かを判断し、１ビットエラーが検出で
きる場合には、次に２ビット誤ったチェックコードを前
記診断レジスタに付加し、データの読出し動作をし、２
ビットエラーが検出されるか否かを判断し、２ビットエ
ラーが検出される場合には、エラーチェック回路が正常
であると診断し、また前記診断レジスタに正しいチェッ
クコードをセットし、データの読み出し動作をした場合
に。

そのデータがエラーなく正しく読めないと判断される場
合及び前記ｌビットエラー又は２ビットエラーを付加し
たときに、そのｌビット又は２ビットエラーが検出され
ない場合に、エラーチェック回路に異常があると診断さ
れるようにしたことを特徴とする。

Ｅ０作用 本診断方法では、メモリコントローラ部にあるエラーチ
ェック回路にエラーが生じたか否かを診断レジスタで診
断し、この診断レジスタから送出された診断信号をドラ
イバ回路によりレシーバ回路を介して前記チェック回路
に送出する。

従って、本方法では接触不良等によりメモリ部からデー
タ等が送出されない場合にもエラーチェック回路を容易
に診断することができる。

Ｆ、実施例 次に、本発明の一実施例を第１図に基づいて説明する。

第１図は本発明の一実施例を示す回路図である。

この図において、符号ｌはメモリコントローラ部で、こ
のメモリコントローラａｔ＜ｔはメモリボード側のメモ
リ部２に接続される。メモリコントローラ部ｌはレシー
バ回路３，４、ドライバ回路５、診断レジスタ６及びエ
ラーチェック回路７からなる。レシーバ回路３はメモリ
部２から送出される外部読出しデータを内部読み出しデ
ータとしてエラーチェック回路７に入力する回路で、レ
シーバ回路４はメモリ部２から送出される外部チェック
ビットを内部チェックビットとしてエラーチェック部７
に入力する回路である。診断レジスタ６は、エラーチェ
ック回路７でエラーが生じたか否かを診断し、診断デー
タをドライバ回路６へ送出する回路である。ドライバ回
路５は診断レジスタ５から送出された診断信号を前記外
部チェックピットの送出ライン、レシーバ回路４を介し
て前記エラーチェック回路７に送出する回路である。ま
た、本監視装置では、外部読み出しデータの送出ライン
と、外部読み出しチェックビットの送出ラインのメモリ
コントローラ部、ｌ側に図示しないプルアップ用の抵抗
が接続されている。

次に、本実施例の作用について第２図のフローチャート
に基づいて説明する。

今、エラーチェック回路７の異常を監視するフローチャ
ートをスタートする（ステップ１）。次に、正しいチェ
ックコードを診断レジスタ６にセットした後、データの
読み出し動作をする（ステップ２）。そして、診断レジ
スタ６がエラーなく正しく読めたか否かを判断しくステ
ップ３）、エラーなく正しく読めたと判断される場合に
は、ｌビット故意に誤ったチェックコードを診断レジス
タ６にセットし、エラーチェック回路７からの診断デー
タの読出し動作をする（ステップ４）。次に、診断レジ
スタ６で１ビットエラーが検出されるか否かを判断しく
ステップ５）、！ビットエラーが検出されると判断され
る場合には、２ビット故意に誤ったチェックコードをそ
の診断レジスタ６にセットし、データの読み出し動作を
する（ステップ６）。そして、次に診断レジスタ６で２
ビットエラーを検出するか否かを判断し、２ビットエラ
ーを検出すると判断する場合には、エラーチェック回路
７が正常であることが判断でき（ステップ８）、上記診
断工程をエンドする（ステップ９）。上記ステップ３で
診断レジスタ６にエラーがあると判断される場合には、
エラーチェック回路７の異常が判断でき（ステップＩＯ
）、またステップ５で診断レジスタ６において、ビット
エラーが検出されないと判断される場合にも同様にエラ
ーチェック回路７に異常があることを診断できる（ステ
ップ１１）。更に、ステップ７で診断レジスタ６におい
て、ビットエラーが検出されないと判断される場合にも
同様にエラーチェック回路７の異常を診断することがで
きる（ステップ１２）。

本実施例の診断方法では、メモリコントローラ部ｌ側の
みでエラーチェック回路７の診断をすることができるの
で、たとえメモリ部２とメモリコントローラ部ｌとの接
触不良等によってメモリ部２からデータ等が送出されな
いような場合であってもエラーチェック回路７を診断す
ることができる。従って、本診断方法によれば、簡単な
回路構成によってエラーチェック回路７の故障等を容易
に診断することができるので、メモリ装置の信頼性を向
上することができる。

Ｇ８発明の効果 上記のように本発明によれば、メモリコントローラ部側
のみでエラーチェック回路の診断をすることができるの
で、たとえメモリ部とメモリコントローラ部との接触不
良等によってメモリ部からデータ等が送出されないよう
な場合にも、エラーチェック回路を容易に診断すること
ができるので、メモリ装置の信頼性を向上することがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は本発
明の一実施例の作用を示すフローチャートである。 １・・・メモリコントローラ部、４・・・レシーバ回路
、５・・・ドライバ回路、６・・・診断レジスタ、７・
・・エラーチェック回路。 第２図

Claims (1)

【特許請求の範囲】
1. 正しいチェックコードを診断レジスタにセットし、デー
   タの読出し動作をし、このデータがエラーなく正しく読
   めるか否かを判断し、そのデータがエラーなく正しく読
   める場合には１ビット誤ったチェックコードを前記診断
   レジスタにセットしそしてそのデータの読み出し動作を
   し、次に、このデータに１ビットエラーを付加し、１ビ
   ットエラーが検出されるか否かを判断し、１ビットエラ
   ーが検出できる場合には、次に２ビット誤ったチェック
   コードを前記診断レジスタに付加し、データの読出し動
   作をし、２ビットエラーが検出されるか否かを判断し、
   ２ビットエラーが検出される場合には、エラーチェック
   回路が正常であると診断し、また前記診断レジスタに正
   しいチェックコードをセットし、データの読み出し動作
   をした場合にそのデータがエラーなく正しく読めないと
   判断される場合及び前記１ビットエラー又は２ビットエ
   ラーを付加したときに、その１ビット又は２ビットエラ
   ーが検出されない場合に、エラーチェック回路に異常が
   あると診断されるようにしたことを特徴とするメモリデ
   ータの診断方法。