JPS6327037A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS6327037A
JPS6327037A JP61170206A JP17020686A JPS6327037A JP S6327037 A JPS6327037 A JP S6327037A JP 61170206 A JP61170206 A JP 61170206A JP 17020686 A JP17020686 A JP 17020686A JP S6327037 A JPS6327037 A JP S6327037A
Authority
JP
Japan
Prior art keywords
integrated circuit
wiring
layer
resistance
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61170206A
Other languages
English (en)
Inventor
Koichi Fujii
浩一 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61170206A priority Critical patent/JPS6327037A/ja
Publication of JPS6327037A publication Critical patent/JPS6327037A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特にCMO8素子
を用いたゲートアレイ半導体集積回路装置に関する。
〔従来の技術〕
従来、CMOS素子を用いたゲートアレイ半導体集積回
路装置ではアルミ2層配線工程をカスタム工程において
行うが、共通下地工程においては、ゲート電極および静
電保護素子を除くと電極配線が他に無く、また第1の配
線工程は接合破壊対策のためアルミ・シリコン合金また
は多結晶シリコン・アルミの2層構造等が用いられてい
る。
〔発明が解決しようとする問題点〕
すなわち、第4図はCMOS素子を用いた従来のゲート
アレイ半導体集積回路装置の平面図であるが、第4図に
示すようにレイアウトの都合上、第1層アルミ配線1は
ゲート横方向に対して直角方向に、しかも拡散層2の中
央を通るように配線される。したがってコンタクト孔3
等が拡散層に対し充分にとれない場合、ソース、ドレイ
ンにチャンネル幅方向の寄生抵抗が入り、電流駆動能力
が設計値に比べて小さくなるという欠点を生じる。
ここで4はスルー・ホール、5は第2層アルミ配線をそ
れぞれ示している。また、接合破壊防止を目的として用
いられるアルミ・シリコン合金または多結晶シリコン・
アルミ2層構造等ではコンタクト孔内にシリコンが析出
するので、コンタクト抵抗が大きいという欠点がある。
本発明の目的は、上記の状況に需み、コンタクト孔抵抗
を著しく低減せしめ得るCMOS素子を用いたゲート・
アレイ構成の半導体集積回路装置を提供することである
〔問題点を解決するための手段〕
本発明の半導体集積回路装置は、相補型絶縁ゲート電界
効果型トランジスタ素子(CMOS素子)を用いたゲー
トアレイ装置であって、前記ゲートアレイ装置の共通下
地配線としてタングステン(W)、モリブデン(Mo)
、チタン(Ti)等の高融点金属またはその珪化合物等
の化合物膜からなる第1の電極配線が2層以上のアルミ
配線下に形成されていることを含む。
〔実施例〕
以下図面を参照して本発明の詳細な説明する。
第1図は本発明の一実施例を示す平面図、また第2図お
よび第3図はそれぞれ第1図のA−A”断面図およびB
−B′断面図である。図に示すよ。
うにP型シリコン基板6上にnウェル7がそれぞれ1′
オン注入法で形成され、フィールド部には厚いフィール
ド酸化膜8がLOCO3法により形成される。
更にソースおよびドレイン領域の10および1iグ上に
はパターン化された層間膜12を介して第1の電極配線
としてW、Mo、Ti等の高融点金属あるいはそのシリ
サイド膜13が形成される。
この電極配線により層抵抗は低減される。
また第、1の電極配線13はカスタム工程においてコン
タクト孔3を通して第1層アルミ配線1と接続されさら
にスルーホール4を通して第2層アルミ配線5と接続さ
れる。ここで、14はゲート電極9を被覆する薄い酸化
膜である。
〔発明の効果〕
本発明によるCMOS素子を用いたゲートアレイ半導体
集積回路装置は、第1の電極配線にW。
Mo、Ti等の高融点金属あるいはその珪化金物の化合
膜を用いるため接合破壊、シリコン析出等がなくなり、
コンタクト抵抗ならびに層抵抗を低減できる。このこと
により設計ゲート幅を十分に生かし電流駆動能力を改善
する効果がある。またコンタクト抵抗および層抵抗の低
減はアルミ配線が低抵抗であることとあわせて配線自由
度を拡大できる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示す平面図、第2図および
第3図はそれぞれ第1図のA−A’断面図、およびB−
B′断面図、第4図はCMOS素子を用いた従来のゲー
ト・アレイ半導体集積回路装置の平面図である。 1・・・・・・第1層アルミ配線、2・・・・・・拡散
層、3・・・・・・コンタクト孔、4・・・・・・スル
ー・ホール、5・・・・・・第2層アルミ配線、6・・
・・・・P形シリコン基板、7・・・・・・n形つェル
、8・・・・・・フィールド酸化膜59・・・・・・ゲ
ート電極、10・・・・・・NチャネルM o Sのソ
ース領域、11・・・・・・PチャネルM o Sのド
レイン領域、12・・・・・・層間膜、13・・・・・
・高融点金属またはそのシリサイド膜からなる第1の電
極配線、14・・・・・・薄い酸化膜。 A′ 牛/ 図 髪4 図

Claims (1)

    【特許請求の範囲】
  1.  相補型絶縁ゲート電界効果型トランジスタ素子(CM
    OS素子)を用いたゲートアレイ装置であって、前記ゲ
    ートアレイ装置の共通下地配線としてタングステン(W
    )、モリブデン(Mo)、チタン(Ti)等の高融点金
    属またはその珪化合物等の化合物膜からなる第1の電極
    配線が2層以上のアルミ配線下に形成されていることを
    特徴とする半導体集積回路装置。
JP61170206A 1986-07-18 1986-07-18 半導体集積回路装置 Pending JPS6327037A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61170206A JPS6327037A (ja) 1986-07-18 1986-07-18 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61170206A JPS6327037A (ja) 1986-07-18 1986-07-18 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS6327037A true JPS6327037A (ja) 1988-02-04

Family

ID=15900632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61170206A Pending JPS6327037A (ja) 1986-07-18 1986-07-18 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS6327037A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58202553A (ja) * 1982-05-21 1983-11-25 Toshiba Corp 半導体装置
JPS59135744A (ja) * 1983-01-24 1984-08-04 Hitachi Ltd マスタスライス方式の半導体集積回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58202553A (ja) * 1982-05-21 1983-11-25 Toshiba Corp 半導体装置
JPS59135744A (ja) * 1983-01-24 1984-08-04 Hitachi Ltd マスタスライス方式の半導体集積回路装置

Similar Documents

Publication Publication Date Title
JPS62162362A (ja) Mos型集積回路及びその製造方法
JPS6327037A (ja) 半導体集積回路装置
JPS6348182B2 (ja)
JPH02862B2 (ja)
JP3013628B2 (ja) 半導体装置
JPH11330385A (ja) Cmosデバイス
JPH1012745A (ja) 半導体装置とその製造方法
JPH02192161A (ja) 半導体集積回路装置
JPH08203952A (ja) 半導体装置
JP2809172B2 (ja) 半導体装置
JPH0487337A (ja) 半導体集積回路装置及びその形成方法
JPS6074658A (ja) 半導体集積回路装置
JP2732523B2 (ja) 半導体集積回路装置
US6043546A (en) Planar channel-type MOS transistor
JPH0364931A (ja) Mos型半導体装置
JPS61170068A (ja) Mosトランジスタ
JPH03191574A (ja) 半導体装置
JPH03270268A (ja) 半導体集積回路装置
JPH0199261A (ja) 半導体装置およびその製造方法
JPS63204628A (ja) 半導体集積回路
JPS6211278A (ja) 縦型電界効果トランジスタ
JPH04130730A (ja) 半導体集積回路装置
JPS63124551A (ja) 半導体集積回路装置
JPS61166171A (ja) 半導体集積回路装置
JPH01168054A (ja) 半導体集積回路装置