JPS63265349A - デ−タ転送制御装置 - Google Patents
デ−タ転送制御装置Info
- Publication number
- JPS63265349A JPS63265349A JP9955387A JP9955387A JPS63265349A JP S63265349 A JPS63265349 A JP S63265349A JP 9955387 A JP9955387 A JP 9955387A JP 9955387 A JP9955387 A JP 9955387A JP S63265349 A JPS63265349 A JP S63265349A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interruption
- channel
- control device
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 230000004044 response Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 230000010365 information processing Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置のデータ転送制御装置に関する
。特に、割込要求に対して待ち合わせがある場合の優先
順位の変更制御に関するものである。
。特に、割込要求に対して待ち合わせがある場合の優先
順位の変更制御に関するものである。
本発明は情報処理装置のデータ転送制御装置において、
割込要求が発生してからあらかじめ定められた時間経過
しても割込が受付けられないときは割込レベルを優先順
位が高くなるように自動的に変更することにより、 優先順位が固定されず、チャネルの使用率が高い場合で
も優先度の低い番号に割付けられたチャネルの割込が受
付けられ、データオーバランの発生率が少なく入出力転
送能力を向上するようにしたものである。
しても割込が受付けられないときは割込レベルを優先順
位が高くなるように自動的に変更することにより、 優先順位が固定されず、チャネルの使用率が高い場合で
も優先度の低い番号に割付けられたチャネルの割込が受
付けられ、データオーバランの発生率が少なく入出力転
送能力を向上するようにしたものである。
従来、データ転送制御装置は、チャネルがらの割込受付
に対する優先順位の制御を行う場合に、要求に応じた割
込レベルが定められており、複数のチャネルから同一レ
ベルの要求が重なった場合には、チャネル番号により優
先順位を決定する制御が行われていた。
に対する優先順位の制御を行う場合に、要求に応じた割
込レベルが定められており、複数のチャネルから同一レ
ベルの要求が重なった場合には、チャネル番号により優
先順位を決定する制御が行われていた。
しかし、このような従来のデータ転送制御装置では、割
込レベルが同一の場合はチャネル番号により決定するた
めに、チャネルの使用率が高まり、複数チャネルの同時
動作の期間が長くなってくると、優先度の低い番号に割
付けられたチャネルからの割込はなかなか受付けられず
、最悪の場合には入出力デハイス側でデータオーバラン
を検出し、装置全体としての入出力転送能力が低下する
欠点があった。
込レベルが同一の場合はチャネル番号により決定するた
めに、チャネルの使用率が高まり、複数チャネルの同時
動作の期間が長くなってくると、優先度の低い番号に割
付けられたチャネルからの割込はなかなか受付けられず
、最悪の場合には入出力デハイス側でデータオーバラン
を検出し、装置全体としての入出力転送能力が低下する
欠点があった。
本発明は上記の欠点を解決するもので、優先順位が固定
されず、チャネルの利用率が高い場合でも優先度の低い
番号に割付けられたチャネルの割込が受付けられ、デー
タオーバランの発生率が少なく入出力転送能力を向上す
るデータ転送制御装置を提供することを目的とする。
されず、チャネルの利用率が高い場合でも優先度の低い
番号に割付けられたチャネルの割込が受付けられ、デー
タオーバランの発生率が少なく入出力転送能力を向上す
るデータ転送制御装置を提供することを目的とする。
本発明は、チャネル制御装置と、割込の必要が発止した
とき優先順位を示す割込レベルをこのチャネル制御装置
に送出する割込発生回路を含むチャネル装置とを備えた
データ転送制御装置において、上記チャネル装置は、あ
らかじめ定められた割込パラメータに基づく時間を経過
しても割込が受付けられないときにタイムアウト１３号
を出力するタイマと、このタイムアウト信号に従って割
込優先順位を高く変更する手段とを含むことを特徴とす
る。
とき優先順位を示す割込レベルをこのチャネル制御装置
に送出する割込発生回路を含むチャネル装置とを備えた
データ転送制御装置において、上記チャネル装置は、あ
らかじめ定められた割込パラメータに基づく時間を経過
しても割込が受付けられないときにタイムアウト１３号
を出力するタイマと、このタイムアウト信号に従って割
込優先順位を高く変更する手段とを含むことを特徴とす
る。
タイマであらかじめ定められた割込パラメータに基づい
た時間を経過しても割込が受付けられないときにタイム
アウト信号を出力する。変更する手段でこのタイムアウ
ト信号に従って割込レベル優先順位を高く変更してチャ
ネル制御装置に送出する。以上の動作により優先順位が
固定されず、チャネルの利用率が高い場合でも優先度の
低い番号に割付けられたチャネルの割込が受付けられ、
データオーバランの発生率が少なく入出力転送能力を向
上できる。
た時間を経過しても割込が受付けられないときにタイム
アウト信号を出力する。変更する手段でこのタイムアウ
ト信号に従って割込レベル優先順位を高く変更してチャ
ネル制御装置に送出する。以上の動作により優先順位が
固定されず、チャネルの利用率が高い場合でも優先度の
低い番号に割付けられたチャネルの割込が受付けられ、
データオーバランの発生率が少なく入出力転送能力を向
上できる。
本発明の実施例について図面を参照して説明する。第１
図は本発明一実施例データ転送制御装置のブロック構成
図である。第２図は本発明のデータ転送制御装置を含む
データ転送装置のブロック構成図である。第２図におい
て、データ転送装置は、チャネル制御装置１００と、チ
ャネル制御装置１００により制御されるチャネル装置２
００．〜２００．。
図は本発明一実施例データ転送制御装置のブロック構成
図である。第２図は本発明のデータ転送制御装置を含む
データ転送装置のブロック構成図である。第２図におい
て、データ転送装置は、チャネル制御装置１００と、チ
ャネル制御装置１００により制御されるチャネル装置２
００．〜２００．。
と、チャネル装！２００．〜２００．．にそれぞれ接続
された周辺装置３００．〜３００７とを備える。
された周辺装置３００．〜３００７とを備える。
第２図において、データ転送制御装置は、チャネル制御
装置１００と、チャネル制御装置１００にそれぞれ接続
されたチャネル装置２００１〜２００．とを備える。
装置１００と、チャネル制御装置１００にそれぞれ接続
されたチャネル装置２００１〜２００．とを備える。
チャネル装置２００は、チャネル内部状態メモリ２１０
と、図外の周辺装置３００およびチャネル内部状態２１
０の変化を検出しチャネル制御装置１００に対して割込
の必要が生じた場合に割込レベルおよび割込パラメータ
を作成する割込発生回路２２０と、割込発生回路２２０
から割込レベルおよび割込パラメータを人力して一時格
納し、割込レベルをチャネル制御装置１００に与え、チ
ャネル制御装置１００から割込受付信号をリセット信号
として入力するレジスタ２３０と、レジスタ２３０から
割込パラメータを入力し、割込発生回路２２０により割
込の必要が生じたとき起動され、割込パラメータにより
定められた時間が経過したときにタイムアウト信号をレ
ジスタ２３０に与え、またチャネル制御装置１００から
割込受付信号をリセット信号として入力するタイマ２４
０とを備える。
と、図外の周辺装置３００およびチャネル内部状態２１
０の変化を検出しチャネル制御装置１００に対して割込
の必要が生じた場合に割込レベルおよび割込パラメータ
を作成する割込発生回路２２０と、割込発生回路２２０
から割込レベルおよび割込パラメータを人力して一時格
納し、割込レベルをチャネル制御装置１００に与え、チ
ャネル制御装置１００から割込受付信号をリセット信号
として入力するレジスタ２３０と、レジスタ２３０から
割込パラメータを入力し、割込発生回路２２０により割
込の必要が生じたとき起動され、割込パラメータにより
定められた時間が経過したときにタイムアウト信号をレ
ジスタ２３０に与え、またチャネル制御装置１００から
割込受付信号をリセット信号として入力するタイマ２４
０とを備える。
さらに、レジスタ２３０はタイマ２４０からタイムアウ
ト信号を入力したときに割込レベルをｍｌ更してチャネ
ル制御Ｂ装置に与える手段を含む。
ト信号を入力したときに割込レベルをｍｌ更してチャネ
ル制御Ｂ装置に与える手段を含む。
このような構成のデータ転送制御装置の動作について説
明する。第１図において、割込発生回路２２０は、周辺
装置３００およびチャネル内部状態メモリ２１０の変化
を検出し、チャネル制御装置１００に対し割込の必要が
生じた場合に、割込レベルおよび割込パラメータを作成
しレジスタ２３０にセントし、同時にタイマ２４０を起
動する。タイマ２４０はレジスタ２３０からの割込パラ
メータにより定められた時間が経過したときにタイムア
ウト信号をレジスタ２３０へ送出し、割込レベルを一つ
高める。
明する。第１図において、割込発生回路２２０は、周辺
装置３００およびチャネル内部状態メモリ２１０の変化
を検出し、チャネル制御装置１００に対し割込の必要が
生じた場合に、割込レベルおよび割込パラメータを作成
しレジスタ２３０にセントし、同時にタイマ２４０を起
動する。タイマ２４０はレジスタ２３０からの割込パラ
メータにより定められた時間が経過したときにタイムア
ウト信号をレジスタ２３０へ送出し、割込レベルを一つ
高める。
またチャネル制御装置１００からの割込受付信号により
レベル２３０およびタイマ２４０はリセットされる。
レベル２３０およびタイマ２４０はリセットされる。
第３図は本発明のデータ転送制御装置のタイマのブロッ
ク構成図である。第３図において、２４１は割込パラメ
ータをデコードするデコーダ、２４２はカウンタ、２４
３１〜２４３．はアンドゲートおよび２４４．２４５は
オアゲートである。
ク構成図である。第３図において、２４１は割込パラメ
ータをデコードするデコーダ、２４２はカウンタ、２４
３１〜２４３．はアンドゲートおよび２４４．２４５は
オアゲートである。
第４図は本発明のデータ転送制御装置のレジスタのブロ
ック構成図であり、割込レベルが０〜３の４レベルの場
合を示す。第４図において、２３１゜〜２３３．．２３
２０〜２３２．はオアゲート、２３３゜〜２３３１はア
ンドゲートおよび２３４゜〜２３４３はフリップフロッ
プである。まず、割込発生回路２２０からの起動指示に
よりカウンタ２４２はカウントを開始する。また、デコ
ーダ２４１ はレジスタ２３０からの割込パラメータを
デコードし、出力をアンドゲート２４３Ｉ〜２４３１へ
送出する。さらにカウンタ２４２の出力をアンドゲート
２４３．〜２４３．に送出しているので、あらかじめ定
められた時間が経過するとデコーダ２４１の出力と、カ
ウンタ２４２の出力とでアンド条件が成立し、オアゲー
ト２４４の出力が「１」となりタイムアウト信号として
レジスタ２３０およびオアゲート２４５へ送出される。
ック構成図であり、割込レベルが０〜３の４レベルの場
合を示す。第４図において、２３１゜〜２３３．．２３
２０〜２３２．はオアゲート、２３３゜〜２３３１はア
ンドゲートおよび２３４゜〜２３４３はフリップフロッ
プである。まず、割込発生回路２２０からの起動指示に
よりカウンタ２４２はカウントを開始する。また、デコ
ーダ２４１ はレジスタ２３０からの割込パラメータを
デコードし、出力をアンドゲート２４３Ｉ〜２４３１へ
送出する。さらにカウンタ２４２の出力をアンドゲート
２４３．〜２４３．に送出しているので、あらかじめ定
められた時間が経過するとデコーダ２４１の出力と、カ
ウンタ２４２の出力とでアンド条件が成立し、オアゲー
ト２４４の出力が「１」となりタイムアウト信号として
レジスタ２３０およびオアゲート２４５へ送出される。
オアゲート２４５のもう一方の入力は、チャネル制御装
置１００からの割込受付信号が入力されており、どちら
かが「１」となると、カウンタ２４２はリセットされ停
止する。第４図はレジスタ２３０の詳細図であり、この
実施例では割込レベルが０〜３の４レベルの場合につい
て説明する。フリップフロップ２３４゜〜２３４．は、
それぞれ割込レベル０〜３を示すフリップフロップであ
り、割込発生回路２１０からの出力により排他的にいず
れがが「１」にセットされ、チャネル制御装置１００へ
の割込要求信号となる。オアゲート２３１゜〜２３１□
は、それぞれ割込発生回路２１０からの割込レベル信号
０〜２と、アンドゲート２３３゜〜２３３□の出力とが
入力される。
置１００からの割込受付信号が入力されており、どちら
かが「１」となると、カウンタ２４２はリセットされ停
止する。第４図はレジスタ２３０の詳細図であり、この
実施例では割込レベルが０〜３の４レベルの場合につい
て説明する。フリップフロップ２３４゜〜２３４．は、
それぞれ割込レベル０〜３を示すフリップフロップであ
り、割込発生回路２１０からの出力により排他的にいず
れがが「１」にセットされ、チャネル制御装置１００へ
の割込要求信号となる。オアゲート２３１゜〜２３１□
は、それぞれ割込発生回路２１０からの割込レベル信号
０〜２と、アンドゲート２３３゜〜２３３□の出力とが
入力される。
アンドゲート２３３゜〜２３３□は、それぞれフリップ
フロップ２３４１〜２３４．の出力である割込レベル１
〜３と、タイマ２４０からのタイムアウト信号とが入力
され、アンド条件成立で出力が「１」となり、フリップ
フロップ２３４゜〜２３４□がセットされる。また、オ
アゲート２３２゜〜２３２３は、フリップフロップ２３
４゜〜２３４．のりセット信号を作成しており、チャネ
ル制御装置１００からの割込受付信号またはタイマ２４
０からのタイムアウト信号のいずれかが「１」となると
、リセット信号が発生する。ここでフリップフロップ２
３４゜〜２３４．に対し、セント信号とリセット信号と
が同時に「１」になった場合はセット側が優先され、フ
リップフロップ２３４゜〜２３４．は「１」にセットさ
れるように構成されている。
フロップ２３４１〜２３４．の出力である割込レベル１
〜３と、タイマ２４０からのタイムアウト信号とが入力
され、アンド条件成立で出力が「１」となり、フリップ
フロップ２３４゜〜２３４□がセットされる。また、オ
アゲート２３２゜〜２３２３は、フリップフロップ２３
４゜〜２３４．のりセット信号を作成しており、チャネ
ル制御装置１００からの割込受付信号またはタイマ２４
０からのタイムアウト信号のいずれかが「１」となると
、リセット信号が発生する。ここでフリップフロップ２
３４゜〜２３４．に対し、セント信号とリセット信号と
が同時に「１」になった場合はセット側が優先され、フ
リップフロップ２３４゜〜２３４．は「１」にセットさ
れるように構成されている。
以上説明したように、本発明は、割込要求が発生した時
点でタイマを起動し、割込パラメータに応じた時間経過
後にタイムアウト信号を発生し、割込レベルを変更する
ことにより、割込受付が待ち合わせられた場合には、高
優先で処理され、従来のチャネル番号により優先順位が
固定されている装置に比べて、データオーバラン等の発
生確率が低くなり、装置全体としての入出力転送能力が
向上する優れた効果がある。
点でタイマを起動し、割込パラメータに応じた時間経過
後にタイムアウト信号を発生し、割込レベルを変更する
ことにより、割込受付が待ち合わせられた場合には、高
優先で処理され、従来のチャネル番号により優先順位が
固定されている装置に比べて、データオーバラン等の発
生確率が低くなり、装置全体としての入出力転送能力が
向上する優れた効果がある。
第１図は本発明一実施例データ転送制御装置のブロック
構成図。 第２図は本発明のデータ転送制御装置を含むデータ転送
装置のブロック構成図。 第３図は本発明のデータ転送制御装置のタイマのブロッ
ク構成図。 第４図は本発明のデータ転送制御装置のレジスタのブロ
ック構成図。 １００・・：チャネル制御装置、２００・・・チャネル
装置、２１０・・・チャネル内部状態メモリ、２２０・
・・割込発生回路、２３０・・・レジスタ、２３１．２
３２．２４４．２４５・・・オアゲート、２３３．２４
３・・・アンドゲート、２３４・・・フリップフロップ
、２４０・・・タイマ、２４１・・・デコーダ、２４２
・・・カウンタ。
構成図。 第２図は本発明のデータ転送制御装置を含むデータ転送
装置のブロック構成図。 第３図は本発明のデータ転送制御装置のタイマのブロッ
ク構成図。 第４図は本発明のデータ転送制御装置のレジスタのブロ
ック構成図。 １００・・：チャネル制御装置、２００・・・チャネル
装置、２１０・・・チャネル内部状態メモリ、２２０・
・・割込発生回路、２３０・・・レジスタ、２３１．２
３２．２４４．２４５・・・オアゲート、２３３．２４
３・・・アンドゲート、２３４・・・フリップフロップ
、２４０・・・タイマ、２４１・・・デコーダ、２４２
・・・カウンタ。
Claims (1)
- （１）チャネル制御装置と、 割込の必要が発生したとき優先順位を示す割込レベルを
このチャネル制御装置に送出する割込発生回路を含むチ
ャネル装置と を備えたデータ転送制御装置において、 上記チャネル装置は、 あらかじめ定められた割込パラメータに基づく時間を経
過しても割込が受付けられないときにタイムアウト信号
を出力するタイマと、 このタイムアウト信号に従って割込優先順位を高く変更
する手段と を含むことを特徴とするデータ転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9955387A JPS63265349A (ja) | 1987-04-22 | 1987-04-22 | デ−タ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9955387A JPS63265349A (ja) | 1987-04-22 | 1987-04-22 | デ−タ転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63265349A true JPS63265349A (ja) | 1988-11-01 |
Family
ID=14250359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9955387A Pending JPS63265349A (ja) | 1987-04-22 | 1987-04-22 | デ−タ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63265349A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009205347A (ja) * | 2008-02-27 | 2009-09-10 | Fujitsu Ltd | 情報処理システム、情報処理システムの制御方法、および情報処理システムの制御プログラム |
-
1987
- 1987-04-22 JP JP9955387A patent/JPS63265349A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009205347A (ja) * | 2008-02-27 | 2009-09-10 | Fujitsu Ltd | 情報処理システム、情報処理システムの制御方法、および情報処理システムの制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900001120B1 (ko) | 우선도가 낮은 유니트를 우선도가 높은 위치에 위치시키기 위한 분배된 우선도 회로망 로직을 가진 데이타 처리 시스템 | |
| JPH04251362A (ja) | 適応ダイレクトメモリアクセス方法およびそのコントローラ | |
| JPS63265349A (ja) | デ−タ転送制御装置 | |
| US4225917A (en) | Error driven interrupt for polled MPU systems | |
| JP4309508B2 (ja) | Ｄｍａ制御装置 | |
| JPH02128250A (ja) | 情報処理装置のアクセス制御回路 | |
| JPH10320349A (ja) | プロセッサ及び当該プロセッサを用いるデータ転送システム | |
| JPH06187284A (ja) | Ｄｍａユニット | |
| JP2842639B2 (ja) | データ転送方式 | |
| JPS63293660A (ja) | 通信制御装置 | |
| JPS6252336B2 (ja) | ||
| JPH01154234A (ja) | 割込み制御装置 | |
| JPH05342154A (ja) | バスサイクル延長方式 | |
| JP2586157B2 (ja) | システム制御装置 | |
| JPS6043765A (ja) | 入出力処理装置 | |
| JPS5920031A (ja) | デ−タ転送装置 | |
| JPS62286151A (ja) | 入出力処理装置 | |
| JPS60179865A (ja) | 割込み受付け制御方式 | |
| JPS6214866B2 (ja) | ||
| JPH05113947A (ja) | Ｄｍａ制御方式 | |
| JPS5858626U (ja) | 割込み優先順位制御装置 | |
| JPH03158946A (ja) | データ転送のリトライ制御が可能なプロセッサシステム | |
| JPH02310657A (ja) | バス接続装置 | |
| JPS629441A (ja) | タイマ割り込み制御方式 | |
| JPS60159947A (ja) | 多重割込み処理方式 |