JPS6325736B2 - - Google Patents
Info
- Publication number
- JPS6325736B2 JPS6325736B2 JP57106380A JP10638082A JPS6325736B2 JP S6325736 B2 JPS6325736 B2 JP S6325736B2 JP 57106380 A JP57106380 A JP 57106380A JP 10638082 A JP10638082 A JP 10638082A JP S6325736 B2 JPS6325736 B2 JP S6325736B2
- Authority
- JP
- Japan
- Prior art keywords
- connection mechanism
- line connection
- line
- communication
- traffic regulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004891 communication Methods 0.000 claims description 38
- 230000007246 mechanism Effects 0.000 claims description 18
- 230000033228 biological regulation Effects 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 description 10
- 101100494773 Caenorhabditis elegans ctl-2 gene Proteins 0.000 description 7
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 description 4
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 101100508413 Caenorhabditis elegans ifc-1 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は電子計算機と通信制御装置を介し複数
の端末と通信する呼出応答方式のオンラインシス
テムに係り通信量の輻輳によるオーバラン発生を
抑制する通信制御装置に関する。
の端末と通信する呼出応答方式のオンラインシス
テムに係り通信量の輻輳によるオーバラン発生を
抑制する通信制御装置に関する。
(b) 従来技術と問題点
第１図は従来例の呼出応答方式の通信制御装置
（以下CCUと称す）の回路のブロツク図である。
（以下CCUと称す）の回路のブロツク図である。
図中１はインタフエイス制御部（以下IFCと称
す）、２は通信制御装置制御部（以下CTLと称
す）、３はメモリ、４は回線制御部（以下LCと称
す）、５ａ，５ｂ，…５ｎは回線接続機構（以下
LSと称す）で以上はCCUの内部の機能である。
２０は電子計算機（以下COMと称す）、２１ａ，
２１ｂ，…２１ｎは端末を示す。
す）、２は通信制御装置制御部（以下CTLと称
す）、３はメモリ、４は回線制御部（以下LCと称
す）、５ａ，５ｂ，…５ｎは回線接続機構（以下
LSと称す）で以上はCCUの内部の機能である。
２０は電子計算機（以下COMと称す）、２１ａ，
２１ｂ，…２１ｎは端末を示す。
IFC１はCOM２０とCCUとのインタフエイス
を制御するもので共通バス（CBUS）を介して
COM２０に接続されている。
を制御するもので共通バス（CBUS）を介して
COM２０に接続されている。
CTL２はCOM２０及びLC４間のデータ転送回
線の送受信を制御し、メモリ３はCTL２の制御
プログラム等を格納している。LC４はLS５ａ，
５ｂ，…５ｎからの文字処理要求を集線して
CTL２へ通知すると共にCTL２からの制御指令
及び送信文字を対応LS５ａ，５ｂ，…５ｎへ分
配するものでLS５ａ，５ｂ，…５ｎは端末２１
ａ，２１ｂ，…２１ｎよりの受信文字の組立て及
びCOM２０よりの送信文字の分解及び端末２１
間のモデム（図示していない）のインタフエイス
信号を制御している。従来の通信輻輳対策は
COM２０で通信中の回線数をCCUよりの情報に
より常に記憶していて、処理能力限界に達した時
点で、次に発生した端末２１ｂよりの通信リンク
確立要求を負荷が下がる迄ソフトウエアで抑制し
ていた。しかしこの方法ではCOM２０の処理負
荷が大きくかつ処理能力限界付近で同時に多数の
端末２１ａ，２１ｂ，…２１ｎより通信リンク確
立の要求が着信した場合（一般的にはトラフイツ
ク量を考えLS５ａ，５ｂ，…５ｎはLC４及び
CTL２の処理能力以上に実装してある）LC４及
びCTL２の処理能力を越え現在通信中の端末２
１ｂとの回線のオーバラン（装置間の情報転送に
おいて、一方の装置の速度が限度を越えて速いた
め他方が正しく情報の転送を行うことが出来ない
現象）発生を回避出来ない欠点がある。
線の送受信を制御し、メモリ３はCTL２の制御
プログラム等を格納している。LC４はLS５ａ，
５ｂ，…５ｎからの文字処理要求を集線して
CTL２へ通知すると共にCTL２からの制御指令
及び送信文字を対応LS５ａ，５ｂ，…５ｎへ分
配するものでLS５ａ，５ｂ，…５ｎは端末２１
ａ，２１ｂ，…２１ｎよりの受信文字の組立て及
びCOM２０よりの送信文字の分解及び端末２１
間のモデム（図示していない）のインタフエイス
信号を制御している。従来の通信輻輳対策は
COM２０で通信中の回線数をCCUよりの情報に
より常に記憶していて、処理能力限界に達した時
点で、次に発生した端末２１ｂよりの通信リンク
確立要求を負荷が下がる迄ソフトウエアで抑制し
ていた。しかしこの方法ではCOM２０の処理負
荷が大きくかつ処理能力限界付近で同時に多数の
端末２１ａ，２１ｂ，…２１ｎより通信リンク確
立の要求が着信した場合（一般的にはトラフイツ
ク量を考えLS５ａ，５ｂ，…５ｎはLC４及び
CTL２の処理能力以上に実装してある）LC４及
びCTL２の処理能力を越え現在通信中の端末２
１ｂとの回線のオーバラン（装置間の情報転送に
おいて、一方の装置の速度が限度を越えて速いた
め他方が正しく情報の転送を行うことが出来ない
現象）発生を回避出来ない欠点がある。
(c) 発明の目的
本発明の目的は上記の欠点をなくし、電子計算
機の処理負荷を軽減し、かつシステム上優先度の
低い端末と通信する回線を、CCUの処理が輻輳
してきた場合切離すことにより重要回線及び現在
通信中の回線をオーバランから救済することが出
来るCCUの提供にある。
機の処理負荷を軽減し、かつシステム上優先度の
低い端末と通信する回線を、CCUの処理が輻輳
してきた場合切離すことにより重要回線及び現在
通信中の回線をオーバランから救済することが出
来るCCUの提供にある。
(d) 発明の構成
本発明は上記の目的を達成するために、CCU
にLSの実装位置を示す実装回線表示レジスタ及
びリンクの確立したLSの位置を示す通信中回線
表示レジスタ及びリンクの確立したLSの数を示
す通信リンク数カウンタ及び予め定めたトラフイ
ツク規制値と該通信リンク数カウンタの示す数と
を比較する比較器を設け、該トラヒツク規制値よ
り該通信リンク数カウンタの示す数が少さい間は
トラフイツク規制不要とし、等しくなつた時トラ
フイツク規制とし、トラヒツク規制不要時には該
実装回線表示レジスタの実装位置を示す内容を新
しく設けたLSの動作可能位置を示すLS動作可能
表示レジスタに設定し、この内容を新しく設けた
LSの動作可不可を制御するLS動作制御レジスタ
に移し全てのLSを動作可能にし、通信規制時に
は該通信中回線表示レジスタの内容を該LS動作
可能表示レジスタに設定しこの内容を該LS動作
制御レジスタに移しリンクが確立しているLSの
み動作可能とすることを特徴とする。
にLSの実装位置を示す実装回線表示レジスタ及
びリンクの確立したLSの位置を示す通信中回線
表示レジスタ及びリンクの確立したLSの数を示
す通信リンク数カウンタ及び予め定めたトラフイ
ツク規制値と該通信リンク数カウンタの示す数と
を比較する比較器を設け、該トラヒツク規制値よ
り該通信リンク数カウンタの示す数が少さい間は
トラフイツク規制不要とし、等しくなつた時トラ
フイツク規制とし、トラヒツク規制不要時には該
実装回線表示レジスタの実装位置を示す内容を新
しく設けたLSの動作可能位置を示すLS動作可能
表示レジスタに設定し、この内容を新しく設けた
LSの動作可不可を制御するLS動作制御レジスタ
に移し全てのLSを動作可能にし、通信規制時に
は該通信中回線表示レジスタの内容を該LS動作
可能表示レジスタに設定しこの内容を該LS動作
制御レジスタに移しリンクが確立しているLSの
み動作可能とすることを特徴とする。
(e) 発明の実施例
以下本発明の１実施例につき図に従つて説明す
る。第２図は本発明の実施例の呼出応答方式の
CCUの回路のブロツク図である。
る。第２図は本発明の実施例の呼出応答方式の
CCUの回路のブロツク図である。
図中第１図と同一機能のものは同一記号で示
す。２′はCTL、４′はLCで第１図で説明した機
能は持つている。６はCTL２′内のマイクロプロ
セツサ（以下MPUと称す）とのインタフエイス
制御部（以下MIFと称す）、７はリンクの確立し
たLSの数を示す通信リンク数カウンタ、８は比
較器、９は重要回線と接続されたLSの位置を示
し常にこのLSを動作可能にするための重要回線
表示レジスタ、１０はリンクの確立したLSの位
置を示す通信中回線表示レジスタ、１１はLSの
実装位置を示す実装回線表示レジスタ、１２はゲ
ート、１３はLSの動作可能位置を示すLS動作可
能表示レジスタ、１４はLSの動作可、不可を制
御するLS動作制御レジスタ、１５，１６はオア
回路を示す。
す。２′はCTL、４′はLCで第１図で説明した機
能は持つている。６はCTL２′内のマイクロプロ
セツサ（以下MPUと称す）とのインタフエイス
制御部（以下MIFと称す）、７はリンクの確立し
たLSの数を示す通信リンク数カウンタ、８は比
較器、９は重要回線と接続されたLSの位置を示
し常にこのLSを動作可能にするための重要回線
表示レジスタ、１０はリンクの確立したLSの位
置を示す通信中回線表示レジスタ、１１はLSの
実装位置を示す実装回線表示レジスタ、１２はゲ
ート、１３はLSの動作可能位置を示すLS動作可
能表示レジスタ、１４はLSの動作可、不可を制
御するLS動作制御レジスタ、１５，１６はオア
回路を示す。
一般的に通信回線中には優先度の高い重要回線
と優先度の低い通常の回線とを含んでおり重要回
線は常に送受可能とするようになつている。
と優先度の低い通常の回線とを含んでおり重要回
線は常に送受可能とするようになつている。
トラフイツク規制値は、実装されているLSの
数と回線の伝送速度よりCCUが一定時間内に処
理出来る回線数（LSの数）を求め、この値から
常に送受可能にする重要回線用のLSの数を減算
した値であり予め定めてメモリ３に記憶してあ
り、CTL２′、MIF６を介して比較器８に入力し
ている。又重要回線と接続されたLSの位置は重
要回線表示レジスタ９に、又LSの実装位置は実
装回線表示レジスタ１１に最初に設定してある。
MIF６がCTL２′より現在通信中のLSの情報を
得ると、この情報は通信リンク数カウンタ７及び
通信中回線表示レジスタ１０に送られ、通信リン
ク数カウンタ７はカウンタ値を現在通信中のLS
の数とし、通信中回線表示レジスタ１０は現在通
信中のLSの位置を示すよう動作する。比較器８
は通信リンク数カウンタ７の示すカウント値とト
ラフイツク規制値を比較し、小さければトラフイ
ツク規制不要とし、重要回線表示レジスタ９の示
す重要回線の接続されているLSの位置を示すビ
ツト(1)と実装回線表示レジスタ１１の示すLSの
実装位置を示すビツト(1)との論理和をオア回路１
５でとつた情報をゲート１２を開きLS動作可能
表示レジスタ１３に出力させ、この情報をLC
４′を介しLS動作制御レジスタ１４に送らせ、全
LS５ａ〜５ｎを動作可能にする。若し通信リン
ク数カウンタ７の示すカウント値がトラフイツク
規制値と等しくなると比較器８はMIF６を介し
てCTL２′にこの規制情報を送る。
数と回線の伝送速度よりCCUが一定時間内に処
理出来る回線数（LSの数）を求め、この値から
常に送受可能にする重要回線用のLSの数を減算
した値であり予め定めてメモリ３に記憶してあ
り、CTL２′、MIF６を介して比較器８に入力し
ている。又重要回線と接続されたLSの位置は重
要回線表示レジスタ９に、又LSの実装位置は実
装回線表示レジスタ１１に最初に設定してある。
MIF６がCTL２′より現在通信中のLSの情報を
得ると、この情報は通信リンク数カウンタ７及び
通信中回線表示レジスタ１０に送られ、通信リン
ク数カウンタ７はカウンタ値を現在通信中のLS
の数とし、通信中回線表示レジスタ１０は現在通
信中のLSの位置を示すよう動作する。比較器８
は通信リンク数カウンタ７の示すカウント値とト
ラフイツク規制値を比較し、小さければトラフイ
ツク規制不要とし、重要回線表示レジスタ９の示
す重要回線の接続されているLSの位置を示すビ
ツト(1)と実装回線表示レジスタ１１の示すLSの
実装位置を示すビツト(1)との論理和をオア回路１
５でとつた情報をゲート１２を開きLS動作可能
表示レジスタ１３に出力させ、この情報をLC
４′を介しLS動作制御レジスタ１４に送らせ、全
LS５ａ〜５ｎを動作可能にする。若し通信リン
ク数カウンタ７の示すカウント値がトラフイツク
規制値と等しくなると比較器８はMIF６を介し
てCTL２′にこの規制情報を送る。
一方重要回線の接続されているLSの位置を示
すビツト(1)と現在通信中のLSの位置を示すビツ
ト(1)との論理和をオア回路１６にてとつた情報を
ゲート１２を開き、LS動作可能表示レジスタ１
４に送らせ重要回線用のLSの位置及び現在通信
中のLSの位置を示すビツトを(1)とし、LC４′を
介しLS動作制御レジスタ１４に送らせ重要回線
用のLS及び現在通信中のLSのみを動作可能にす
る。この場合はCOM２０よりIFC１を介し現在
通信中のLS以外への送信要求をCTL２′が得た場
合はビジイ情報をCOM２０へ送り送信要求は受
付けない。勿論送信要求が現在通信中のLSのも
のであればLC４′、LS動作制御レジスタ１４を
介し送信情報が送られる。一方LC４′はLS動作
制御レジスタ１４に示す重要回線用のLS及び現
在通信中のLSよりの送受信完了又は送受信発生
ごとに、この情報をCTL２′に送るが其の他のLS
については送受信を不可状態とする。このことに
よりCCUはオーバランすることはなくなるし又
COM２０はCCUが処理可能な通信回線数を常に
監視する必要がなくなり負荷が削減される。
すビツト(1)と現在通信中のLSの位置を示すビツ
ト(1)との論理和をオア回路１６にてとつた情報を
ゲート１２を開き、LS動作可能表示レジスタ１
４に送らせ重要回線用のLSの位置及び現在通信
中のLSの位置を示すビツトを(1)とし、LC４′を
介しLS動作制御レジスタ１４に送らせ重要回線
用のLS及び現在通信中のLSのみを動作可能にす
る。この場合はCOM２０よりIFC１を介し現在
通信中のLS以外への送信要求をCTL２′が得た場
合はビジイ情報をCOM２０へ送り送信要求は受
付けない。勿論送信要求が現在通信中のLSのも
のであればLC４′、LS動作制御レジスタ１４を
介し送信情報が送られる。一方LC４′はLS動作
制御レジスタ１４に示す重要回線用のLS及び現
在通信中のLSよりの送受信完了又は送受信発生
ごとに、この情報をCTL２′に送るが其の他のLS
については送受信を不可状態とする。このことに
よりCCUはオーバランすることはなくなるし又
COM２０はCCUが処理可能な通信回線数を常に
監視する必要がなくなり負荷が削減される。
(f) 発明の効果
以上詳細に説明せる如く本発明によれば、電子
計算機はCCUが処理可能な通信回線数を常に監
視する必要がなく負荷が軽減されるし、又現在通
信中の回線にオーバランによる障害を発生させる
こともなくなるので、従来以上にCCUに処理能
力以上の通信回線（LS）を接続してもよくなる
のでCCUの必要台数を少なく出来、システムを
安価に出来る効果がある。
計算機はCCUが処理可能な通信回線数を常に監
視する必要がなく負荷が軽減されるし、又現在通
信中の回線にオーバランによる障害を発生させる
こともなくなるので、従来以上にCCUに処理能
力以上の通信回線（LS）を接続してもよくなる
のでCCUの必要台数を少なく出来、システムを
安価に出来る効果がある。
第１図は従来例の呼出応答方式の通信制御装置
の回路のブロツク図、第２図は本発明の実施例の
呼出応答方式の通信制御装置の回路のブロツク図
である。 図中１はインタフエイス制御部、２，２′は通
信制御装置制御部、３はメモリ、４，４′は回線
制御部、５ａ，５ｂ，……５ｎは回線接続機構、
６はインタフエイス制御部、７は通信リンク数カ
ウンタ、８は比較器、９は重要回線表示レジス
タ、１０は通信中回線表示レジスタ、１１は実装
回線表示レジスタ、１２はゲート、１３は回線接
続機構動作可能表示レジスタ、１４は回線接続機
構動作制御レジスタ、１５，１６はオア回路、２
０は電子計算機、２１ａ，２１ｂ，……２１ｎは
端末を示す。
の回路のブロツク図、第２図は本発明の実施例の
呼出応答方式の通信制御装置の回路のブロツク図
である。 図中１はインタフエイス制御部、２，２′は通
信制御装置制御部、３はメモリ、４，４′は回線
制御部、５ａ，５ｂ，……５ｎは回線接続機構、
６はインタフエイス制御部、７は通信リンク数カ
ウンタ、８は比較器、９は重要回線表示レジス
タ、１０は通信中回線表示レジスタ、１１は実装
回線表示レジスタ、１２はゲート、１３は回線接
続機構動作可能表示レジスタ、１４は回線接続機
構動作制御レジスタ、１５，１６はオア回路、２
０は電子計算機、２１ａ，２１ｂ，……２１ｎは
端末を示す。
Claims (1)
- １ 電子計算機と通信制御装置を介し複数の端末
と通信する呼出応答方式のオンラインシステムに
おいて、該通信制御装置に、回線接続機構の実装
位置を示す実装回線表示レジスタ及びリンクの確
立した回線接続機構の位置を示す通信中回線表示
レジスタ及びリンクの確立した回線接続機構の数
を示す通信リンク数カウンタ及び予め定めたトラ
フイツク規制値と該通信リンク数カウンタの示す
数とを比較する比較器を設け、該トラヒツク規制
値より該通信リンク数カウンタの示す数が少さい
間はトラヒイツク規制不要とし、等しくなつた時
トラフイツク規制とし、トラフイツク規制不要時
には該実回線表示レジスタの実装位置を示す内容
を新しく設けた回線接続機構の動作可能位置を示
す回線接続機構動作可能表示レジスタに設定し、
この内容を新しく設けた回線接続機構の動作可・
不可を制御する回線接続機構動作制御レジスタに
移し全ての回線接続機構を動作可能にし、通信規
制時には該通信中回線表示レジスタの内容を該回
線接続機構動作可能表示レジスタに設定しこの内
容を該回線接続機構動作制御レジスタに移しリン
クが確立している回線接続機構のみ動作可能とす
ることを特徴とする通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57106380A JPS58222643A (ja) | 1982-06-21 | 1982-06-21 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57106380A JPS58222643A (ja) | 1982-06-21 | 1982-06-21 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58222643A JPS58222643A (ja) | 1983-12-24 |
| JPS6325736B2 true JPS6325736B2 (ja) | 1988-05-26 |
Family
ID=14432099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57106380A Granted JPS58222643A (ja) | 1982-06-21 | 1982-06-21 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58222643A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395438U (ja) * | 1990-01-18 | 1991-09-30 | ||
| JPH0395437U (ja) * | 1990-01-18 | 1991-09-30 | ||
| JPH0540480U (ja) * | 1991-10-30 | 1993-06-01 | 俊彦 君島 | 配線用床材パネル |
| JPH0635487U (ja) * | 1991-04-10 | 1994-05-13 | 株式会社イノアックコーポレーション | 二重床用床材 |
-
1982
- 1982-06-21 JP JP57106380A patent/JPS58222643A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395438U (ja) * | 1990-01-18 | 1991-09-30 | ||
| JPH0395437U (ja) * | 1990-01-18 | 1991-09-30 | ||
| JPH0635487U (ja) * | 1991-04-10 | 1994-05-13 | 株式会社イノアックコーポレーション | 二重床用床材 |
| JPH0540480U (ja) * | 1991-10-30 | 1993-06-01 | 俊彦 君島 | 配線用床材パネル |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58222643A (ja) | 1983-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5771356A (en) | Apparatus for controlling FIFO buffer data transfer by monitoring bus status and FIFO buffer thresholds | |
| US5317692A (en) | Method and apparatus for buffer chaining in a communications controller | |
| JPS62227243A (ja) | 伝送制御方式 | |
| JPS6325736B2 (ja) | ||
| JPS634209B2 (ja) | ||
| JPS6325735B2 (ja) | ||
| JPS5936456A (ja) | 通信制御装置 | |
| JPH06131134A (ja) | プリンタ装置 | |
| JPS58182737A (ja) | 情報処理装置 | |
| EP2042998B1 (en) | Logic gateway circuit for bus that supports multiple interrupt request signals | |
| JPS62191954A (ja) | 通信制御装置 | |
| JP2611797B2 (ja) | 通信制御装置 | |
| JPH02116240A (ja) | パケット通信装置における流量測定装置及び流量制御方式 | |
| JP2917369B2 (ja) | 回線ネットワークコントローラ | |
| JPS6252656A (ja) | デ−タ転送方式 | |
| JP2564499B2 (ja) | 送信データのフロー制御方法 | |
| JPH05210613A (ja) | 周辺装置接続方式 | |
| JPH0344248A (ja) | データ転送装置 | |
| JPH04178705A (ja) | 診断装置 | |
| JPH0254985B2 (ja) | ||
| JPS5826056B2 (ja) | マルチプロセッサ処理システムの優先決定処理方式 | |
| JPH05151129A (ja) | ネツトワーク入／出力装置 | |
| JPH04256054A (ja) | データ転送システムの優先順位制御装置 | |
| JPH04160662A (ja) | 回線制御装置 | |
| JPS6356739B2 (ja) |