JPS58222643A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPS58222643A JPS58222643A JP57106380A JP10638082A JPS58222643A JP S58222643 A JPS58222643 A JP S58222643A JP 57106380 A JP57106380 A JP 57106380A JP 10638082 A JP10638082 A JP 10638082A JP S58222643 A JPS58222643 A JP S58222643A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- line connection
- line
- register
- display register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
伽）発明の技術分野
本発明は電子計算機と通信制御装置を介し複数の端末と
通信する呼出応答方式のオンラインシステムに係夛通信
量の輻棲によるオーバラン発生を抑制する通信制御装置
に関する。
通信する呼出応答方式のオンラインシステムに係夛通信
量の輻棲によるオーバラン発生を抑制する通信制御装置
に関する。
（ｂ） 従来技術と問題点
第１図は従来例の呼出応答方式の通信制御装置（以下Ｃ
ＣＵと称す）の回路のブロック図である。
ＣＵと称す）の回路のブロック図である。
図中１はインタ７工イス制御部（以下ＩＦＣと称す）、
２は通信制御装置制御部（以下ＣＴＬと称す）、３はメ
モリ、４は回線制御部（以下ＬＣと称す）、５ａ、 ５
ｂ、・・−・・５ｎは回線接続機構（以下ＬＳと称す）
で以上はＣＣＵの内部の機能である。
２は通信制御装置制御部（以下ＣＴＬと称す）、３はメ
モリ、４は回線制御部（以下ＬＣと称す）、５ａ、 ５
ｂ、・・−・・５ｎは回線接続機構（以下ＬＳと称す）
で以上はＣＣＵの内部の機能である。
２０は電子計算機（以下ＣＯＭと称す）、２１ａ。
２１ｂ、・・−・・２１ｎは端末を示す。
ＩＦＣＩはＣ０Ｍ２ＯとＣＣＵとのインタフェイスを制
御するもので共通バス（ＣＢＵＳ）’を介してＣ０Ｍ２
Ｏに接続されている。
御するもので共通バス（ＣＢＵＳ）’を介してＣ０Ｍ２
Ｏに接続されている。
ＣＴＬ２はＣ０Ｍ２Ｏ及びＬＣ４間のデータ転送回線の
送受信を制御し、メモリ３はＣＴＬ２の制御プログラム
等を格納している。ＬＣ４はＬＳ５ａ、５ｂ、・・−・
・５ｎ からの文字処理要求を集線してＣＴＬ２へ通
知すると共にＣＴＬ２からの制御指令及び送信文字を対
応ＬＳ５ａ、５ｂ、・・−・・５ｎへ分配するものでＬ
Ｓ５ａ、５ｂ、・・−・・５ｎは端末２１ａ。
送受信を制御し、メモリ３はＣＴＬ２の制御プログラム
等を格納している。ＬＣ４はＬＳ５ａ、５ｂ、・・−・
・５ｎ からの文字処理要求を集線してＣＴＬ２へ通
知すると共にＣＴＬ２からの制御指令及び送信文字を対
応ＬＳ５ａ、５ｂ、・・−・・５ｎへ分配するものでＬ
Ｓ５ａ、５ｂ、・・−・・５ｎは端末２１ａ。
２１ｂ、・・−・・２１ｎよりの受信文字の組立て及び
Ｃ０Ｍ２Ｏよりの送信文字の分解及び端末２１間のモデ
ム（図示していない）のインタ７工イス信号を制御して
いる。従来の通信輻晴対策はＣ０Ｍ２Ｏで通信中の回線
数をＣＣ’Ｕよりの情報によシ常に記憶していて、処理
能力限界に達した時点で、次に発生した端末２１ｂより
の通信リンク確立要求を負荷が下がる迄ソフトウェアで
抑制していた。
Ｃ０Ｍ２Ｏよりの送信文字の分解及び端末２１間のモデ
ム（図示していない）のインタ７工イス信号を制御して
いる。従来の通信輻晴対策はＣ０Ｍ２Ｏで通信中の回線
数をＣＣ’Ｕよりの情報によシ常に記憶していて、処理
能力限界に達した時点で、次に発生した端末２１ｂより
の通信リンク確立要求を負荷が下がる迄ソフトウェアで
抑制していた。
しかしこの方法ではＣ０Ｍ２Ｏの処理負荷が大きくかつ
処理能力限界付近で同時に多数の端末２１ａ。
処理能力限界付近で同時に多数の端末２１ａ。
２１ｂ、・・−・・２ｉｎより通信リンク確立の要求が
着信した場合（一般的にはトラフィック量を考えＬＳ５
ａ 、 ５ｂ 、−＝−５ｎはＬＣ４及びＣＴＬ２の処
理能力以上に吹装しである）ＬＣ４及びＣＴＬ２の処理
能力を越え現在通信中の端末２１ｂとの回線のオーバラ
ン（装置間の情報転送において、一方の装置の速度が限
度を越えて速いため他方が正しく情報の転送を行うこと
が出来ない現象）発生を回避出来ない欠点がある。
着信した場合（一般的にはトラフィック量を考えＬＳ５
ａ 、 ５ｂ 、−＝−５ｎはＬＣ４及びＣＴＬ２の処
理能力以上に吹装しである）ＬＣ４及びＣＴＬ２の処理
能力を越え現在通信中の端末２１ｂとの回線のオーバラ
ン（装置間の情報転送において、一方の装置の速度が限
度を越えて速いため他方が正しく情報の転送を行うこと
が出来ない現象）発生を回避出来ない欠点がある。
（Ｃ）発明の目的
本発明の目的は上記の欠点をなくシ、電子計算機の処理
負荷を軽減し、かつシステム上優先度の低い端末と通信
する回線を、ＣＣＵの処理が輻晴してきた場合切離すこ
とにより重要回線及び現在通信中の回線をオーバランか
ら救済することが出来るＣＣＵの提供にある。
負荷を軽減し、かつシステム上優先度の低い端末と通信
する回線を、ＣＣＵの処理が輻晴してきた場合切離すこ
とにより重要回線及び現在通信中の回線をオーバランか
ら救済することが出来るＣＣＵの提供にある。
（ｄ） 発明の構成
本発明は上記の目的を達成するために、ＣＣＵにＬＳの
実装位置を示す実装回線表示レジスタ及びリンクの確立
したＬＳの位置を示す通信空回線表示レジスタ及びリン
クの確立したＬＳの数を示す通信リンク数カウンタ及び
予め定めたトラフィック規制値と該通信リンク数カウン
タの示す数とを比較する比較器を設け、該トラヒック規
制値より該通信リンク数カウンタの示す数が少さい間は
トラフィック規制不要とし、等しくなった時トラフィッ
ク規制とし、トラヒック規制不要時には該実装回線表示
レジスタの実装位置を示す内容を新しく設けたＬＳの動
作可能位置を示すＬ８動作可能表示レジスタに設定し、
この内容を新しく設けたＬＳの動作可不可を制御するＬ
Ｓ動作制御レジスタに移し全てのＬＳを動作可能にし、
通信規制時には該通信空回線表示レジスタの内容を該Ｌ
Ｓ動作可能表示レジスタに設定しこの内容を該ＬＳ動作
制御レジスタに移しリンクが確立しているＬＳのみ動作
可能とすることを特徴とする。
実装位置を示す実装回線表示レジスタ及びリンクの確立
したＬＳの位置を示す通信空回線表示レジスタ及びリン
クの確立したＬＳの数を示す通信リンク数カウンタ及び
予め定めたトラフィック規制値と該通信リンク数カウン
タの示す数とを比較する比較器を設け、該トラヒック規
制値より該通信リンク数カウンタの示す数が少さい間は
トラフィック規制不要とし、等しくなった時トラフィッ
ク規制とし、トラヒック規制不要時には該実装回線表示
レジスタの実装位置を示す内容を新しく設けたＬＳの動
作可能位置を示すＬ８動作可能表示レジスタに設定し、
この内容を新しく設けたＬＳの動作可不可を制御するＬ
Ｓ動作制御レジスタに移し全てのＬＳを動作可能にし、
通信規制時には該通信空回線表示レジスタの内容を該Ｌ
Ｓ動作可能表示レジスタに設定しこの内容を該ＬＳ動作
制御レジスタに移しリンクが確立しているＬＳのみ動作
可能とすることを特徴とする。
（ｅ） 発明の実施例
以下本発明の１実施例につき図に従って説明する。第２
図は本発明の実施例の呼出応答方式のＣＣＵの回路のブ
ロック図である。
図は本発明の実施例の呼出応答方式のＣＣＵの回路のブ
ロック図である。
図中第１図と同一機能のものは同一記号で示す。
２′はＣＴＬ、４’はＬＣで第１図で説明した機能は持
っている。６はＣＴＬ２’内のマイクロプロセッサ（以
下ＭＰＵと称す）とのインタフェイス制御部（以下ＭＩ
Ｆと称す）、７はリンクの確立したＬＳの数を示す通信
リンク数カウンタ、８は比較器、９は重要回線と接続さ
れたＬＳの位置を示し常にとのＬＳを動作可能にするた
めの重要回線表示レジスタ、１０はリンクの確立したＬ
Ｓの位置を示す通信空回線表示レジスタ、１１はＬＳの
実装位置を示す実装回線表示レジスタ、１２はゲー゛ト
、１３はＬＳの動作可能位置を示すＬＳ動作可能表示レ
ジスタ、１４はＬＳの動作可能位置を制御するＬＳ動作
制御レジスタ、１５．１６はオア回路を示す。
っている。６はＣＴＬ２’内のマイクロプロセッサ（以
下ＭＰＵと称す）とのインタフェイス制御部（以下ＭＩ
Ｆと称す）、７はリンクの確立したＬＳの数を示す通信
リンク数カウンタ、８は比較器、９は重要回線と接続さ
れたＬＳの位置を示し常にとのＬＳを動作可能にするた
めの重要回線表示レジスタ、１０はリンクの確立したＬ
Ｓの位置を示す通信空回線表示レジスタ、１１はＬＳの
実装位置を示す実装回線表示レジスタ、１２はゲー゛ト
、１３はＬＳの動作可能位置を示すＬＳ動作可能表示レ
ジスタ、１４はＬＳの動作可能位置を制御するＬＳ動作
制御レジスタ、１５．１６はオア回路を示す。
一般的に通信回線中には優先度の高い重要回線と優先度
の低い通常の回線とを含んでおｐ重要回線は常に送受可
能とするようになっている。
の低い通常の回線とを含んでおｐ重要回線は常に送受可
能とするようになっている。
トラフィック規制値は、実装されているＬＳ。
数と回線の伝送速度よＪＣＣＵが一定時間内に処理出来
る回線数ＣＬＳＯ数）を求め、この値から常に送受可能
にする重要回線用のＬＳの数を減算した値であり予め定
めてメそり３に記憶してあり、ＣＴ Ｌ ２’、ＭＩＦ
６を介して比較器８に入力している。又重要回線と接続
されたＬＳの位置は重要回線表示レジスタ９に、又ＬＳ
の実装位置は実装回線表示レジスタ１１に最初に設定し
である。
る回線数ＣＬＳＯ数）を求め、この値から常に送受可能
にする重要回線用のＬＳの数を減算した値であり予め定
めてメそり３に記憶してあり、ＣＴ Ｌ ２’、ＭＩＦ
６を介して比較器８に入力している。又重要回線と接続
されたＬＳの位置は重要回線表示レジスタ９に、又ＬＳ
の実装位置は実装回線表示レジスタ１１に最初に設定し
である。
ＭＩＦ６がＣＴ Ｌ ２’より現在通信中のＬＳの情報
を得ると、この情報は通信リンク数カウンタ７及び通信
中口線表示レジスタＩＯＫ送られ、通信リンク数カウン
タ７はカウンタ値を現在通信中のＬＳの数とし、通信中
回線表示レジスタ１０は現在通信中のＬＳの位置を示す
よう動作する。比較器８は通信リンク数カウンタ７の示
すカウント値とトラフィック規制値を比較・し、小さけ
ればトラフィック規制不要とし、重要回線表示レジスタ
９の示す重要回線の接続されているＬＳの位置を示すビ
ット（１）と実装回線表示レジスタ１１の示すＬＳの実
装位置を示すビ、ｌ）との論理和をオア回路１５でとっ
た。情報をゲート１２を開きＬＳ動作可能表示レジスタ
１３に出力させ、この情報をＬＣ４’を介しＬＳ動作制
御レジスタ１４に送らせ、全ＬＳ５ａ〜５ｎを動作可能
にする。若し通信リンク数カウンタ７の示すカウント値
がトラフィック規制値と等しくなると比較器８はＭＩＦ
６を介してＣＴ Ｌ ２’にこの規制情報を送る。
を得ると、この情報は通信リンク数カウンタ７及び通信
中口線表示レジスタＩＯＫ送られ、通信リンク数カウン
タ７はカウンタ値を現在通信中のＬＳの数とし、通信中
回線表示レジスタ１０は現在通信中のＬＳの位置を示す
よう動作する。比較器８は通信リンク数カウンタ７の示
すカウント値とトラフィック規制値を比較・し、小さけ
ればトラフィック規制不要とし、重要回線表示レジスタ
９の示す重要回線の接続されているＬＳの位置を示すビ
ット（１）と実装回線表示レジスタ１１の示すＬＳの実
装位置を示すビ、ｌ）との論理和をオア回路１５でとっ
た。情報をゲート１２を開きＬＳ動作可能表示レジスタ
１３に出力させ、この情報をＬＣ４’を介しＬＳ動作制
御レジスタ１４に送らせ、全ＬＳ５ａ〜５ｎを動作可能
にする。若し通信リンク数カウンタ７の示すカウント値
がトラフィック規制値と等しくなると比較器８はＭＩＦ
６を介してＣＴ Ｌ ２’にこの規制情報を送る。
一方重要回線の接続されているＬＳの位置を示すビット
（１）と現在通信中のＬＳの位置を示すビット（１）と
の論理和をオア回路１６にてとった情報をゲート１２を
開き、ＬＳ動作可能表示レジスタ１４ −に送らせ
重要回線用のＬＳの位置及び現在通信中のＬＳの位置を
示すビットを（１）とし、Ｌ Ｃ４’を介しＬＳ動作制
御レジスタ１４に送らせ重要回線用のＬＳ及び現在通信
中のＬＳのみを動作可能にする。この場合はＣ０Ｍ２Ｏ
よりＩＦＣｌｔ−介し現在通信中のＬＳ以外への送信要
求をＣＴ Ｌ ２’が得た場合はビジィ情報をＣ０Ｍ２
Ｏへ送ｐ送信要求は受付けない。勿論送信要求が現在通
信中のＬＳのものであればＬＣ４’、ＬＳ動作制御レジ
スタ１４を介し送信情報が送られる。一方Ｌ Ｃ４’は
ＬＥＩ動作制御レジスタ１４に示す重要回線用のＬＳ及
び現在通信中のＬＳよりの送受信完了又は送受信発生ご
とに、この情報をＣＴ Ｌ ２’に送るが其の他のＬＳ
については送受信を不可状態とする。このことによ！り
ＪＣＣＵはオーバランすることはなくなるし又Ｃ０Ｍ２
ＯはＣＣＵが処理可能な通信回線数を常に監視する必要
がなくなり負荷が削減される。
（１）と現在通信中のＬＳの位置を示すビット（１）と
の論理和をオア回路１６にてとった情報をゲート１２を
開き、ＬＳ動作可能表示レジスタ１４ −に送らせ
重要回線用のＬＳの位置及び現在通信中のＬＳの位置を
示すビットを（１）とし、Ｌ Ｃ４’を介しＬＳ動作制
御レジスタ１４に送らせ重要回線用のＬＳ及び現在通信
中のＬＳのみを動作可能にする。この場合はＣ０Ｍ２Ｏ
よりＩＦＣｌｔ−介し現在通信中のＬＳ以外への送信要
求をＣＴ Ｌ ２’が得た場合はビジィ情報をＣ０Ｍ２
Ｏへ送ｐ送信要求は受付けない。勿論送信要求が現在通
信中のＬＳのものであればＬＣ４’、ＬＳ動作制御レジ
スタ１４を介し送信情報が送られる。一方Ｌ Ｃ４’は
ＬＥＩ動作制御レジスタ１４に示す重要回線用のＬＳ及
び現在通信中のＬＳよりの送受信完了又は送受信発生ご
とに、この情報をＣＴ Ｌ ２’に送るが其の他のＬＳ
については送受信を不可状態とする。このことによ！り
ＪＣＣＵはオーバランすることはなくなるし又Ｃ０Ｍ２
ＯはＣＣＵが処理可能な通信回線数を常に監視する必要
がなくなり負荷が削減される。
（イ）発明の効果
以上詳細に説明せる如く本発明によれば、電子計算機は
ＣＣＵが処理可能な通信回線数を常に監視する必要がな
く負荷が軽減されるし、又現在通信中の回線にオーバラ
ンによる障害を発生させることもなくなるので、従来以
上にＣＣＵに処理能力以上の通信回線（ＬＳ）を接続し
てもよくなるのでＣＣＵの必要台数を少な・く出来、シ
ステムを安価に出来る効果がある。
ＣＣＵが処理可能な通信回線数を常に監視する必要がな
く負荷が軽減されるし、又現在通信中の回線にオーバラ
ンによる障害を発生させることもなくなるので、従来以
上にＣＣＵに処理能力以上の通信回線（ＬＳ）を接続し
てもよくなるのでＣＣＵの必要台数を少な・く出来、シ
ステムを安価に出来る効果がある。
第１図は従来例の呼出応答方式の通信制御装置の回路の
ブロック図、第２図は本発明の実施例の呼出応答方式の
通信制御装置の回路のブロック図である。 図中１はインタフェイス制御部、２．２′は通信制御装
置制御部、３はメモリ、４，４′は回線制御部、５ａ、
５ｂ、・・・・・・５ｎは回線接続機構、６はインタフ
ェイス制御部、７は通信り／り数カウンタ、８は比較器
、９は重要口、線表示レジスタ、１０は通信中回線表示
レジスタ、１１は実装回線表示レジスタ、１２はゲート
、１３は回線接続機構動作可能表示レジスタ、１４は回
線接続機構動作制御レジスタ、１５．１６はオア回路、
２０は電子計算機、２１ａ、２１ｂ、・・−・・２１ｎ
は端末を示す。
ブロック図、第２図は本発明の実施例の呼出応答方式の
通信制御装置の回路のブロック図である。 図中１はインタフェイス制御部、２．２′は通信制御装
置制御部、３はメモリ、４，４′は回線制御部、５ａ、
５ｂ、・・・・・・５ｎは回線接続機構、６はインタフ
ェイス制御部、７は通信り／り数カウンタ、８は比較器
、９は重要口、線表示レジスタ、１０は通信中回線表示
レジスタ、１１は実装回線表示レジスタ、１２はゲート
、１３は回線接続機構動作可能表示レジスタ、１４は回
線接続機構動作制御レジスタ、１５．１６はオア回路、
２０は電子計算機、２１ａ、２１ｂ、・・−・・２１ｎ
は端末を示す。
Claims (1)
- 電子計算機と通信制御装置を介し複数の端末と通信する
呼出応答方式のオンラインシステムにおいて、該通信制
御装置に、回線接続機構の実装位置を示す実装回線表示
レジスタ及びリンクの確立した回線接続機構の位置を示
す通信中回線表示レジスタ及びリンクの確立した回線接
続機構の数を示す通信リンク数カウンタ及び予め定めた
トラフイ、り規制値と該通信リンク数カウンタの示す数
とを比較する比較器を設け、訪トラヒック規制値よシ訪
通信リンク数カウンタの示す数が少さい間はトラヒック
規制不要とし、等しくなりた時トラフィック規制とし、
トラフイ、り規制不要時には該実回線表示レジスタの実
装位置を示す内容を新しく設けた回線接続機構の１作可
能位置を示す回線接続機構動作可能表示レジスタに設定
し、この内容を新しく設けた回線接続機構の動作可・不
可上制御する回線接続機構動作制御レジスタに移し全て
の回線接続機構を動作可能にし、通信規制時には該通信
中回線表示レジスタの内容を該回線接続機構動作可能表
示レジスタに設定しこの内容を該回線接続機構動作制御
レジスタに移しリンクが確立している回線接続機構のみ
動作可能とすることを特徴とする通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57106380A JPS58222643A (ja) | 1982-06-21 | 1982-06-21 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57106380A JPS58222643A (ja) | 1982-06-21 | 1982-06-21 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58222643A true JPS58222643A (ja) | 1983-12-24 |
| JPS6325736B2 JPS6325736B2 (ja) | 1988-05-26 |
Family
ID=14432099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57106380A Granted JPS58222643A (ja) | 1982-06-21 | 1982-06-21 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58222643A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395437U (ja) * | 1990-01-18 | 1991-09-30 | ||
| JPH0395438U (ja) * | 1990-01-18 | 1991-09-30 | ||
| JPH0635487U (ja) * | 1991-04-10 | 1994-05-13 | 株式会社イノアックコーポレーション | 二重床用床材 |
| JPH0540480U (ja) * | 1991-10-30 | 1993-06-01 | 俊彦 君島 | 配線用床材パネル |
-
1982
- 1982-06-21 JP JP57106380A patent/JPS58222643A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6325736B2 (ja) | 1988-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6715002B2 (en) | Watermark for additional data burst into buffer memory | |
| US7444459B2 (en) | Methods and systems for load balancing of virtual machines in clustered processors using storage related load information | |
| US5771356A (en) | Apparatus for controlling FIFO buffer data transfer by monitoring bus status and FIFO buffer thresholds | |
| US8611368B2 (en) | Controlling bandwidth reservations method and apparatus | |
| EP1779609B1 (en) | Integrated circuit and method for packet switching control | |
| US20230353419A1 (en) | Cross network bridging | |
| US7346725B2 (en) | Method and apparatus for generating traffic in an electronic bridge via a local controller | |
| JPS58222643A (ja) | 通信制御装置 | |
| KR100333584B1 (ko) | 데이터 전송 시스템 | |
| JP2008502977A (ja) | バス・コントローラのための割り込み方式 | |
| US5764998A (en) | Method and system for implementing a distributed interrupt controller | |
| US7360007B2 (en) | System including a segmentable, shared bus | |
| JP2615127B2 (ja) | 通信処理装置 | |
| JPS6049458A (ja) | デ−タバッファ制御方式 | |
| US5838661A (en) | Method and arrangement for shutting off a receive channel in a data communications system | |
| JP2962767B2 (ja) | Ｄｍａ装置のメモリアクセス方式 | |
| EP1110150B1 (en) | Communicating the status of a peripheral device controller to a host processor | |
| JPH0448843A (ja) | パケット送受信制御方式 | |
| JPS5936456A (ja) | 通信制御装置 | |
| JPS6325735B2 (ja) | ||
| JPS62109452A (ja) | デ−タ通信制御装置 | |
| JP3236973B2 (ja) | デ−タ転送装置 | |
| JPS58182737A (ja) | 情報処理装置 | |
| JPH05108553A (ja) | バス結合装置 | |
| KR0136520B1 (ko) | 분산 제어 시스템 |