JPS63257325A - 昇圧信号発生回路 - Google Patents
昇圧信号発生回路Info
- Publication number
- JPS63257325A JPS63257325A JP62091193A JP9119387A JPS63257325A JP S63257325 A JPS63257325 A JP S63257325A JP 62091193 A JP62091193 A JP 62091193A JP 9119387 A JP9119387 A JP 9119387A JP S63257325 A JPS63257325 A JP S63257325A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power supply
- transistor
- voltage
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 3
- 238000010248 power generation Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
- H03K19/01735—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by bootstrapping, i.e. by positive feed-back
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路、特にＭＯ３形集積回路に
おける昇圧信号発生回路に関するものである。
おける昇圧信号発生回路に関するものである。
第４図は従来の昇圧信号発生回路を示す回路図、第２図
は該回路の動作を示す波形図であり、ここでφ信号の波
形は点線部分が従来のものを示す。
は該回路の動作を示す波形図であり、ここでφ信号の波
形は点線部分が従来のものを示す。
図において、φは入力信号、φは出力信号（昇圧信号）
、１〜？、１０．１１はＭＯ３Ｉ−ランジスタ、８はＭ
Ｏ３Ｉ−ランジスタ（第１トランジスタ）、９はＭＯＳ
トランジスタ（第２トランジスタ）、Ｃ，、Ｃ，はブー
トストラップ用容量、Ｃ３はφ信号の負荷容量であり、
トランジスタ１，２．３および容量Ｃ１は通常のブート
ストラップ型インバータを構成している。Ａ、Ｂ、Ｃ，
Ｄはノード、Ｐはプリチャージ信号であり、ノードＣを
あらかじめ″Ｈ″レベルにプリチャージしている。■。
、１〜？、１０．１１はＭＯ３Ｉ−ランジスタ、８はＭ
Ｏ３Ｉ−ランジスタ（第１トランジスタ）、９はＭＯＳ
トランジスタ（第２トランジスタ）、Ｃ，、Ｃ，はブー
トストラップ用容量、Ｃ３はφ信号の負荷容量であり、
トランジスタ１，２．３および容量Ｃ１は通常のブート
ストラップ型インバータを構成している。Ａ、Ｂ、Ｃ，
Ｄはノード、Ｐはプリチャージ信号であり、ノードＣを
あらかじめ″Ｈ″レベルにプリチャージしている。■。
。
は第１電源、ＶＳＳは第２電源、ＶａＣは内部電源であ
る。
る。
このような従来回路では、チップ上で■ｃｃ電圧以上に
昇圧されたＶ ６ Ｇ電源のみにより、Ｖｃｃｆｉ圧以
上の７信号の“Ｈ”レベルを得ていた。
昇圧されたＶ ６ Ｇ電源のみにより、Ｖｃｃｆｉ圧以
上の７信号の“Ｈ”レベルを得ていた。
次に動作について説明する。
ノードＡが“Ｈルベルになると、トランジスタ８がノー
ドＢを充電しはじめ、さらにトランジスタ９がオンして
φ信号はゆっくりとＨ”レベルになりはじめる。そして
トランジスタ５がオンして、ノードＣは放電し、トラン
ジスタ６はオフする。これにより、ノードＤはＨ”レベ
ルになりはじめ、容量Ｃ２を通してノードＢを■。、レ
ベル以上に昇圧する。そしてトランジスタ９が強くオン
してＶＧＯレベルがφ信号に現われる。
ドＢを充電しはじめ、さらにトランジスタ９がオンして
φ信号はゆっくりとＨ”レベルになりはじめる。そして
トランジスタ５がオンして、ノードＣは放電し、トラン
ジスタ６はオフする。これにより、ノードＤはＨ”レベ
ルになりはじめ、容量Ｃ２を通してノードＢを■。、レ
ベル以上に昇圧する。そしてトランジスタ９が強くオン
してＶＧＯレベルがφ信号に現われる。
このような従来の昇圧信号発生回路では、第３図に示す
ような電源発生回路によりＶＣＣ電圧以上の電源ｖ、Ｇ
をチップ上で発生しているが、この電源発生回路はその
インピーダンスが極めて高く、電流供給能力は弱いもの
である。従って、φ信号の“Ｈ”レベルの電圧は容量Ｃ
３およびφ信号の周波数に依存して低下するおそれがあ
るという問題点があった。
ような電源発生回路によりＶＣＣ電圧以上の電源ｖ、Ｇ
をチップ上で発生しているが、この電源発生回路はその
インピーダンスが極めて高く、電流供給能力は弱いもの
である。従って、φ信号の“Ｈ”レベルの電圧は容量Ｃ
３およびφ信号の周波数に依存して低下するおそれがあ
るという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ＶＧＣ電源（内部電ａ）の負担を少なくする
ことができ、低電力で高速に、充分な“Ｈ”レベルの昇
圧信号を得ることができる昇圧信号発生回路を得ること
を目的とする。
たもので、ＶＧＣ電源（内部電ａ）の負担を少なくする
ことができ、低電力で高速に、充分な“Ｈ”レベルの昇
圧信号を得ることができる昇圧信号発生回路を得ること
を目的とする。
この発明に係る昇圧信号発生回路は、ブートストラップ
回路の出力により制御される第３トランジスタを第１電
源と出力信号線間に設け、φ信号への充電を該第３トラ
ンジスタを介して上記第１電源によりＶｃｃ ＶＴＨ
（Ｖｔ１４はトランジスタのしきい値電圧）のレベルま
で行い、それ以上のレベルをｖＧ＠電源（内部電源）で
行うようにしたものである。
回路の出力により制御される第３トランジスタを第１電
源と出力信号線間に設け、φ信号への充電を該第３トラ
ンジスタを介して上記第１電源によりＶｃｃ ＶＴＨ
（Ｖｔ１４はトランジスタのしきい値電圧）のレベルま
で行い、それ以上のレベルをｖＧ＠電源（内部電源）で
行うようにしたものである。
この発明においては、内部電源からのφ信号への電圧供
給を制御する第２トランジスタが、ブートストラップ回
路の出力により制御される第１トランジスタの出力によ
り制御され、第３トランジスタは第１トランジスタと同
時にブートスドラ。
給を制御する第２トランジスタが、ブートストラップ回
路の出力により制御される第１トランジスタの出力によ
り制御され、第３トランジスタは第１トランジスタと同
時にブートスドラ。
プ回路の出力により制御されるので、上記第１トランジ
スタの出力がＶＣＣＶＴＨのレベルになるまではφ信号
への充電は上記第３トランジスタを介して第１電源によ
り行われ、それ以上のレベルの充電が内部電源により行
われることとなり、内部電源の負担を軽減でき、低電力
で高速に、充分な“Ｈ”レベルの昇圧信号（７信号）を
得ることができる。
スタの出力がＶＣＣＶＴＨのレベルになるまではφ信号
への充電は上記第３トランジスタを介して第１電源によ
り行われ、それ以上のレベルの充電が内部電源により行
われることとなり、内部電源の負担を軽減でき、低電力
で高速に、充分な“Ｈ”レベルの昇圧信号（７信号）を
得ることができる。
以下、この発明の実施例を図に基づいて説明する。
第１図はこの発明の一実施例による昇圧信号発生回路を
示す回路図、第２図は該回路の動作の波形を示す図であ
る。図において、第４図と同一符号は同じものを示し、
１２はＭｏＳトランジスタ（第３トランジスタ）である
。
示す回路図、第２図は該回路の動作の波形を示す図であ
る。図において、第４図と同一符号は同じものを示し、
１２はＭｏＳトランジスタ（第３トランジスタ）である
。
次に動作について説明する。
ノードＡがＶＣＣレベルに立ち上る時、ノードＢの電圧
はノードＡの電圧（Ｖａ ）よりｖＴＭマイナスした値
となる。一方、トランジスタ１２のゲートには■＾が印
加されており、トランジスタ９より先にオンして、ｊ信
号への充電はまずトランジスタ１２を介して行われる。
はノードＡの電圧（Ｖａ ）よりｖＴＭマイナスした値
となる。一方、トランジスタ１２のゲートには■＾が印
加されており、トランジスタ９より先にオンして、ｊ信
号への充電はまずトランジスタ１２を介して行われる。
そして、７信号のレベルがＶｃｃ ＶｙＨ（Ｖｔｍは
トランジスタのしきい値電圧）まではトランジスタ１２
を介してＶＣＣ電源からの電圧が供給され、ｖｃｃ
ＶＴＨ以上はノードＢが昇圧された後にトランジスタ９
を介してＶＧＧ電源からの電圧がφ信号に供給される。
トランジスタのしきい値電圧）まではトランジスタ１２
を介してＶＣＣ電源からの電圧が供給され、ｖｃｃ
ＶＴＨ以上はノードＢが昇圧された後にトランジスタ９
を介してＶＧＧ電源からの電圧がφ信号に供給される。
このように本実施例回路では、Ｖ Ｇｒｉａ源によるφ
信号への充電を該φ信号がｖｃｃ ＶＴＨレベル以上
になってから行うようにしたので、■信号を昇圧するた
めのＶＧＧ電源の負担を軽減することができ、低電力で
高速に、充分な“Ｈ”レベルの昇圧信号を得ることがで
きる。
信号への充電を該φ信号がｖｃｃ ＶＴＨレベル以上
になってから行うようにしたので、■信号を昇圧するた
めのＶＧＧ電源の負担を軽減することができ、低電力で
高速に、充分な“Ｈ”レベルの昇圧信号を得ることがで
きる。
以上のように、この発明の昇圧信号発生回路によれば、
ブートストラップ回路の出力により制御される第３トラ
ンジスタを第１電源と出力信号綿間に設けたので、内部
電源による充電をＶｃｃ−Ｖ、Ｈレベル以上からとする
ことができ、該内部電源の負担を軽減でき、低電力で高
速に、充分な“Ｈ”レベルの昇圧信号を得ることができ
る効果がある。
ブートストラップ回路の出力により制御される第３トラ
ンジスタを第１電源と出力信号綿間に設けたので、内部
電源による充電をＶｃｃ−Ｖ、Ｈレベル以上からとする
ことができ、該内部電源の負担を軽減でき、低電力で高
速に、充分な“Ｈ”レベルの昇圧信号を得ることができ
る効果がある。
第１図はこの発明の一実施例による昇圧信号発生回路を
示す回路図、第２図は本実施例及び従来例の動作を説明
するための波形図、第３図は本実施例及び従来例の■Ｇ
、電源発生回路を示す回路図、第４図は従来の昇圧信号
発生回路を示す回路図である。 図において、１〜７．１０．１１．１４はＭＯＳトラン
ジスタ、８はＭＯ５Ｉ−ランジスタ（第１トランジスタ
）、９はＭＯＳ）ランジスタ（第２トランジスタ）、１
２はＭＯＳ）ランジスタ（第３トランジスタ）、Ｖｃｃ
は第１電源、Ｖｇｇは第２電源、ＶＧＧは内部電源、φ
は入力信号、７は出力信号（昇圧信号） 、Ｃ＋ 、Ｃ
ｚはブートストラップ用容量、Ｃ１は７信号の負荷容量
、Ｃ４は電源用平滑容量、Ａ、Ｂ、Ｃ，Ｄはノードであ
る。。 なお図中同一符号は同−又は相当部分を示す。
示す回路図、第２図は本実施例及び従来例の動作を説明
するための波形図、第３図は本実施例及び従来例の■Ｇ
、電源発生回路を示す回路図、第４図は従来の昇圧信号
発生回路を示す回路図である。 図において、１〜７．１０．１１．１４はＭＯＳトラン
ジスタ、８はＭＯ５Ｉ−ランジスタ（第１トランジスタ
）、９はＭＯＳ）ランジスタ（第２トランジスタ）、１
２はＭＯＳ）ランジスタ（第３トランジスタ）、Ｖｃｃ
は第１電源、Ｖｇｇは第２電源、ＶＧＧは内部電源、φ
は入力信号、７は出力信号（昇圧信号） 、Ｃ＋ 、Ｃ
ｚはブートストラップ用容量、Ｃ１は７信号の負荷容量
、Ｃ４は電源用平滑容量、Ａ、Ｂ、Ｃ，Ｄはノードであ
る。。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）第１、第２電源間に設けられ昇圧すべき入力信号
が入力されるブートストラップ回路と、該回路の出力に
より制御され第１電源電圧を後述する第２トランジスタ
のゲートに供給する第１トランジスタと、該第１トラン
ジスタの出力により制御され内部電源電圧を出力信号線
に供給する第２トランジスタと、出力信号線の電圧上昇
を受けて上記第２トランジスタのゲートへの入力電圧を
上昇させる昇圧回路とを備え、該内部電源電圧により昇
圧された信号を出力信号線から出力する昇圧信号発生回
路において、 上記ブートストラップ回路の出力により制御される第３
トランジスタを上記第１電源と出力信号線との間に設け
たことを特徴とする昇圧信号発生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62091193A JPS63257325A (ja) | 1987-04-14 | 1987-04-14 | 昇圧信号発生回路 |
| US07/181,140 US4906056A (en) | 1987-04-14 | 1988-04-13 | High speed booster circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62091193A JPS63257325A (ja) | 1987-04-14 | 1987-04-14 | 昇圧信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63257325A true JPS63257325A (ja) | 1988-10-25 |
Family
ID=14019604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62091193A Pending JPS63257325A (ja) | 1987-04-14 | 1987-04-14 | 昇圧信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63257325A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124585A (en) * | 1991-01-16 | 1992-06-23 | Jun Kim | Pulsed bootstrapping output buffer and associated method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61239721A (ja) * | 1985-04-13 | 1986-10-25 | Fujitsu Ltd | 昇圧回路 |
-
1987
- 1987-04-14 JP JP62091193A patent/JPS63257325A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61239721A (ja) * | 1985-04-13 | 1986-10-25 | Fujitsu Ltd | 昇圧回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124585A (en) * | 1991-01-16 | 1992-06-23 | Jun Kim | Pulsed bootstrapping output buffer and associated method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755047B2 (ja) | 昇圧電位発生回路 | |
| JPS5937895B2 (ja) | 遅延回路 | |
| KR930024010A (ko) | 불휘발성 반도체 기억장치 | |
| JPH08162915A (ja) | 半導体集積回路 | |
| JP2895319B2 (ja) | 昇圧クランプ回路及びこれを設けた出力バッファ回路 | |
| JP4090537B2 (ja) | 半導体メモリ装置の内部昇圧電圧発生器 | |
| JPH0324092B2 (ja) | ||
| JPH04287418A (ja) | 半導体集積回路 | |
| JPH0346198A (ja) | 半導体集積回路装置 | |
| JPH06311732A (ja) | 昇圧回路 | |
| JPS62136919A (ja) | ドライバ−回路 | |
| JPH0216057B2 (ja) | ||
| JPS63257325A (ja) | 昇圧信号発生回路 | |
| JPH0245275B2 (ja) | ||
| JPH082016B2 (ja) | 昇圧回路 | |
| JPH08205526A (ja) | 半導体集積回路の内部電圧昇圧回路 | |
| JPH08335395A (ja) | クランプ機能を有するデータ出力バッファ | |
| KR0170286B1 (ko) | 반도체 메모리장치의 전압 승압회로 | |
| JPH01134796A (ja) | 不揮発性半導体記憶装置 | |
| JP2868860B2 (ja) | 昇圧出力回路 | |
| JP2803463B2 (ja) | トランスファゲート・トランジスタのゲート昇圧回路 | |
| JPH0752825B2 (ja) | 遅延信号発生回路 | |
| JPH0324098B2 (ja) | ||
| JPS6083297A (ja) | 半導体集積回路 | |
| JP2797837B2 (ja) | ブースト電位発生回路 |