JPS63253274A - 論理集積回路 - Google Patents
論理集積回路Info
- Publication number
- JPS63253274A JPS63253274A JP62088288A JP8828887A JPS63253274A JP S63253274 A JPS63253274 A JP S63253274A JP 62088288 A JP62088288 A JP 62088288A JP 8828887 A JP8828887 A JP 8828887A JP S63253274 A JPS63253274 A JP S63253274A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- logic circuit
- logic
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 9
- 230000002950 deficient Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理集積回路に関し、特に出力状態故障検出用
ロジック回路検出端子を備えた論理集積回路に関する。
ロジック回路検出端子を備えた論理集積回路に関する。
従来、論理ＩＣを大規模に組み合わせた回路において、
出力端子の一部が天荀もしくは地絡、又は出力端子間の
短絡等の不具合い状態が発生した場合、その不具合い箇
所を検出する為には各出力の波形をチェックしなければ
ならなかった。
出力端子の一部が天荀もしくは地絡、又は出力端子間の
短絡等の不具合い状態が発生した場合、その不具合い箇
所を検出する為には各出力の波形をチェックしなければ
ならなかった。
上述した不具合い状態が発生した論理回路においては、
その不具合い箇所を検出する為には各出力の波形をチェ
ックしなければならないので多大な時間がかかり、大規
模なＩＣのチェックでは工数の点で問題となるという欠
点があった。
その不具合い箇所を検出する為には各出力の波形をチェ
ックしなければならないので多大な時間がかかり、大規
模なＩＣのチェックでは工数の点で問題となるという欠
点があった。
本発明の目的は、上記欠点を除去しチェック工数を大幅
に減少することのできる論理集積回路を提供することに
ある。
に減少することのできる論理集積回路を提供することに
ある。
第１の発明の論理集積回路の構成は、入力端子を有した
基本ロジック回路と、その入力端子に並列に接続された
前記基本ロジック回路と同一のロジック回路を有し、前
記基本ロジック回路の出力を出力端子及び排他的論理和
回路の入力の一端に接続し、前記ロジック回路の出力を
前記排他的論理和回路の低入力端に接続し、前記排他的
論理和回路の出力を検出端子とした回路を備えて構成さ
れる。
基本ロジック回路と、その入力端子に並列に接続された
前記基本ロジック回路と同一のロジック回路を有し、前
記基本ロジック回路の出力を出力端子及び排他的論理和
回路の入力の一端に接続し、前記ロジック回路の出力を
前記排他的論理和回路の低入力端に接続し、前記排他的
論理和回路の出力を検出端子とした回路を備えて構成さ
れる。
第２の発明の論理集積回路の構成は、入力端子を有した
基本ロジック回路と、その入力端子に並列に接続された
前記基本ロジック回路と同一のロジック回路を有し、前
記基本ロジック回路の出力を出力端子及び排他的論理和
回路の入力の一端に接続し、前記ロジック回路の出力を
前記排他的論理和回路の低入力端に接続し、前記排他的
論理和回路の出力を検出端子とした回路を２つ以上備え
、これらの回路の２つ以上の前記排他的論理和回路の出
力を入力とする論理和回路の出力を検出端子とした回路
を備えて構成される 〔実施例〕 次に、本発明について図面を参照して説明する。
基本ロジック回路と、その入力端子に並列に接続された
前記基本ロジック回路と同一のロジック回路を有し、前
記基本ロジック回路の出力を出力端子及び排他的論理和
回路の入力の一端に接続し、前記ロジック回路の出力を
前記排他的論理和回路の低入力端に接続し、前記排他的
論理和回路の出力を検出端子とした回路を２つ以上備え
、これらの回路の２つ以上の前記排他的論理和回路の出
力を入力とする論理和回路の出力を検出端子とした回路
を備えて構成される 〔実施例〕 次に、本発明について図面を参照して説明する。
第１図は第１の発明の一実施例の回路図である。
第１図において、Ａ、Ｂを入力とするロジック回路又と
、その出力Ｘ′を入力とする排他的論理和（以下ＥＸ−
ＯＲと称す）で構成された点線で囲まれた部分が、出力
状態故障検出用ロジック回路である。
、その出力Ｘ′を入力とする排他的論理和（以下ＥＸ−
ＯＲと称す）で構成された点線で囲まれた部分が、出力
状態故障検出用ロジック回路である。
ここで、例えば第１図において、出力端子Ｘが天絡、地
絡等の不具合いが無い場合の入力と出力の関係が第２図
の様になっているとすると、この時、検出端子Ｆは常に
論理“０″になる。しかし、出力端子Ｘが天絡、地絡の
不具合いが発生した場合は、第３図の様に検出端子Ｆに
論理“１”が発生し、出力端子Ｘに不具合いが発生した
事が検出できる。
絡等の不具合いが無い場合の入力と出力の関係が第２図
の様になっているとすると、この時、検出端子Ｆは常に
論理“０″になる。しかし、出力端子Ｘが天絡、地絡の
不具合いが発生した場合は、第３図の様に検出端子Ｆに
論理“１”が発生し、出力端子Ｘに不具合いが発生した
事が検出できる。
また、第４図は第２の発明の一実施例の回路図である。
この回路においても、上記と同様に、出力端子ｘ、ｙ、
ｚのいずれかに不具合いが発生した場合には、Ｆｌ、Ｆ
２ｒＦ３のいずれかが論理゛１′になる為、検出端子Ｆ
は論理“１”になる、その結果、出力端子χ、Ｙ、Ｚの
いずれかに不具合いが発生した事が検出できる。
ｚのいずれかに不具合いが発生した場合には、Ｆｌ、Ｆ
２ｒＦ３のいずれかが論理゛１′になる為、検出端子Ｆ
は論理“１”になる、その結果、出力端子χ、Ｙ、Ｚの
いずれかに不具合いが発生した事が検出できる。
以上説明したように本発明は、出力状態故障検出端子を
設ける事により、不具合い箇所を短時間で検出できる効
果がある。
設ける事により、不具合い箇所を短時間で検出できる効
果がある。
第１図は第１の発明の一実施例の回路図、第２図は第１
図の回路図における入力と出力の関係を示す図、第３図
は第１図の回路図における出力端子に不具合いが発生し
た場合の入力と出力の関係を示す図、第４図は第２の発
明の一実施例の回路図である。 Ａ、Ｂ・・・ロジック回路Ｘの入力端子、Ｃ，Ｄ・・・
ロジック回路Ｙの入力端子、Ｅ、Ｇ・・・ロジック回路
Ｚの入力端子、Ｆ・・・検出端子、ｘ、ｘ’・・・ロジ
ック回路Ｘの出力端子、Ｙ、Ｙ’・・・ロジック回路Ｙ
の出力端子、ｚ、ｚ’・・・ロジック回路Ｚの出力端子
、Ｆｌ・・・ロジック回路Ｘの出力状態故障検出信号、
Ｆ２・・・ロジック回路Ｙの出力状態故障検出信号、Ｆ
３・・・ロジック回路Ｚの出力状態故障検出信号。 、；二二二− 代理人 弁理士 内 原 晋′−２−こ 茅 １ 図 芽 ；’Ｍ 茅 ３ 図 ｔｙｒｙ 第 ４１！Ｔ
図の回路図における入力と出力の関係を示す図、第３図
は第１図の回路図における出力端子に不具合いが発生し
た場合の入力と出力の関係を示す図、第４図は第２の発
明の一実施例の回路図である。 Ａ、Ｂ・・・ロジック回路Ｘの入力端子、Ｃ，Ｄ・・・
ロジック回路Ｙの入力端子、Ｅ、Ｇ・・・ロジック回路
Ｚの入力端子、Ｆ・・・検出端子、ｘ、ｘ’・・・ロジ
ック回路Ｘの出力端子、Ｙ、Ｙ’・・・ロジック回路Ｙ
の出力端子、ｚ、ｚ’・・・ロジック回路Ｚの出力端子
、Ｆｌ・・・ロジック回路Ｘの出力状態故障検出信号、
Ｆ２・・・ロジック回路Ｙの出力状態故障検出信号、Ｆ
３・・・ロジック回路Ｚの出力状態故障検出信号。 、；二二二− 代理人 弁理士 内 原 晋′−２−こ 茅 １ 図 芽 ；’Ｍ 茅 ３ 図 ｔｙｒｙ 第 ４１！Ｔ
Claims (1)
- 【特許請求の範囲】 １、入力端子を有した基本ロジック回路と、その入力端
子に並列に接続された前記基本ロジック回路と同一のロ
ジック回路を有し、前記基本ロジック回路の出力を出力
端子及び排他的論理和回路の入力の一端に接続し、前記
ロジック回路の出力を前記排他的論理和回路の他入力端
に接続し、前記排他的論理和回路の出力を検出端子とし
た回路を備えて構成されることを特徴とする論理集積回
路。 ２、入力端子を有した基本ロジック回路と、その入力端
子に並列に接続された前記基本ロジック回路と同一のロ
ジック回路を有し、前記基本ロジック回路の出力を出力
端子及び排他的論理和回路の入力の一端に接続し、前記
ロジック回路の出力を前記排他的論理和回路の他入力端
に接続し、前記排他的論理和回路の出力を検出端子とし
た回路を２つ以上備え、これらの回路の２つ以上の前記
排他的論理和回路の出力を入力とする論理和回路の出力
を検出端子とした回路を備えて構成されることを特徴と
する論理集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62088288A JPS63253274A (ja) | 1987-04-09 | 1987-04-09 | 論理集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62088288A JPS63253274A (ja) | 1987-04-09 | 1987-04-09 | 論理集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63253274A true JPS63253274A (ja) | 1988-10-20 |
Family
ID=13938722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62088288A Pending JPS63253274A (ja) | 1987-04-09 | 1987-04-09 | 論理集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63253274A (ja) |
-
1987
- 1987-04-09 JP JP62088288A patent/JPS63253274A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU606407B2 (en) | Cross-coupled checking circuit | |
| JPS63253274A (ja) | 論理集積回路 | |
| US5325369A (en) | Semiconductor device with an error detecting and displaying circuit | |
| JPS63254821A (ja) | Ｃ−ｍｏｓ構造の論理回路 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JPS61155970A (ja) | 差動諭理ネツトワ−クのためのランダム諭理エラ−検出装置 | |
| JPH02193427A (ja) | 誤実装認識方式 | |
| JPH0750149B2 (ja) | シフトレジスタのテスト方法 | |
| US5457403A (en) | Fault tolerant and gate circuit | |
| JPS6227814A (ja) | 故障検出回路 | |
| JPH0714392U (ja) | 集積回路 | |
| JPH01311641A (ja) | 論理回路素子 | |
| JPH09127203A (ja) | 論理集積回路の故障テスト方法及び論理集積回路 | |
| JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
| JPS62218882A (ja) | 不良ｌｓｉの識別方式 | |
| JPH07160521A (ja) | 耐障害機能を有する情報処理装置 | |
| JPS63115240A (ja) | 障害検出方式 | |
| JPS61228366A (ja) | Ｌｓｉの誤動作チエツク方式 | |
| JPH01176963A (ja) | Ｌｓｉ | |
| JPH0495885A (ja) | 大規模集積回路故障検出回路 | |
| JPH0298218A (ja) | データ圧縮回路 | |
| JPS6273754A (ja) | 半導体集積回路 | |
| JPH01211058A (ja) | 状態設定回路 | |
| JPH03197883A (ja) | 半導体集積回路 | |
| JPH0682148B2 (ja) | テストパターン発生器 |