JPH01311641A - 論理回路素子 - Google Patents
論理回路素子Info
- Publication number
- JPH01311641A JPH01311641A JP14039288A JP14039288A JPH01311641A JP H01311641 A JPH01311641 A JP H01311641A JP 14039288 A JP14039288 A JP 14039288A JP 14039288 A JP14039288 A JP 14039288A JP H01311641 A JPH01311641 A JP H01311641A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- exclusive
- group
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007257 malfunction Effects 0.000 abstract description 6
- 230000005856 abnormality Effects 0.000 abstract description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子計算機等の各種制御装置の制御信号の障
害を検出するチェック回路を備えた論理回路素子に関す
る。
害を検出するチェック回路を備えた論理回路素子に関す
る。
従来、電子計算機等の各種制御装置で使用される制御信
号についての障害検出は行われていなかった。
号についての障害検出は行われていなかった。
上述したように、従来では電子計算機等の制御装置で用
いられる制御信号について障害検出が行われていないた
めに、制御装置の誤動作が早期に発見できないという問
題があった。
いられる制御信号について障害検出が行われていないた
めに、制御装置の誤動作が早期に発見できないという問
題があった。
本発明はこのような事情に鑑みてなされたものであり、
電子計算機等の各種制御装置で用いられる制御信号の障
害検出を行うことにより、制御装置の誤動作を早期発見
することが可能な論理回路素子を提供することを目的と
するものである。
電子計算機等の各種制御装置で用いられる制御信号の障
害検出を行うことにより、制御装置の誤動作を早期発見
することが可能な論理回路素子を提供することを目的と
するものである。
本発明は上記目的を達成するために、入力される制御信
号群を保持するフリップフロップ群と、前記制御信号群
の排他的論理和をとる第１の排他的論理和回路と、この
第１の排他的論理和回路の出力を保持するフリップフロ
ップと、このフリッブフロップおよび前記フリップフロ
ップ群の出力信号の排他的論理和をとる第２の排他的論
理和回路と、この第２の排他的論理和回路の出力を保持
する表示出力用の７リツプフロツプとからなるチェック
回路を有し、これらが一つのパッケージ内に収納されて
構成されることを特徴とするものである。
号群を保持するフリップフロップ群と、前記制御信号群
の排他的論理和をとる第１の排他的論理和回路と、この
第１の排他的論理和回路の出力を保持するフリップフロ
ップと、このフリッブフロップおよび前記フリップフロ
ップ群の出力信号の排他的論理和をとる第２の排他的論
理和回路と、この第２の排他的論理和回路の出力を保持
する表示出力用の７リツプフロツプとからなるチェック
回路を有し、これらが一つのパッケージ内に収納されて
構成されることを特徴とするものである。
本発明に係わる論理回路素子では入力される制御信号群
の異常をチェックする回路を設けたので、制御信号の障
害検出を行うことができ、それ数制御装置等の誤動作を
早期に発見することができる。
の異常をチェックする回路を設けたので、制御信号の障
害検出を行うことができ、それ数制御装置等の誤動作を
早期に発見することができる。
以下本発明の実施例を図面を参照して説明する。
第１図には本発明に係わる論理回路素子の一実施例の構
成が示されている。同図において、論理回路素子１０は
入力端子１１〜１．を介して入力さる制御信号群を保持
するフリップフロップ群１０（］と、入力される制御信
号群の排他的論理和をとる排他的論理和回路１０２、排
他的論理和回路１０２の出力を保持するフリップフロッ
プ１０４と、このフリップ７０ツブ１０４の出力および
前記フリップフロップ群１００の出力の排他的連相をと
る排他的論理和回路１０６と、この排他的論理和回路１
０６の出力を保持する表示出力用のフリップフロップ１
０８°とから構成されている。フリップフロ−７プ群１
００、排他的論理和回路１０２．１０６およびフリップ
フロップ１０４．１０８は一つのパッケージに収納され
ている。
成が示されている。同図において、論理回路素子１０は
入力端子１１〜１．を介して入力さる制御信号群を保持
するフリップフロップ群１０（］と、入力される制御信
号群の排他的論理和をとる排他的論理和回路１０２、排
他的論理和回路１０２の出力を保持するフリップフロッ
プ１０４と、このフリップ７０ツブ１０４の出力および
前記フリップフロップ群１００の出力の排他的連相をと
る排他的論理和回路１０６と、この排他的論理和回路１
０６の出力を保持する表示出力用のフリップフロップ１
０８°とから構成されている。フリップフロ−７プ群１
００、排他的論理和回路１０２．１０６およびフリップ
フロップ１０４．１０８は一つのパッケージに収納され
ている。
上記構成において入力端子■１〜ＩＩ、よりｎ個の制御
信号群が論理回路素子１０に入力されるとこれらの制御
信号群はフリップフロップ群１００に保持されると共に
、排他的論理和回路１０２により排他的論理和がとられ
、その結果がフリップ７０ツブ１０４に保持される。
信号群が論理回路素子１０に入力されるとこれらの制御
信号群はフリップフロップ群１００に保持されると共に
、排他的論理和回路１０２により排他的論理和がとられ
、その結果がフリップ７０ツブ１０４に保持される。
更に、フリップフロップ群１００の出力とフリップフロ
ップ１０４の出力が排他的論理和回路１０６に入力され
、これらの出力の排他的論理和がとられ、その結果が表
示用フリップフロップ１０８に保持される。そして、こ
の表示用フリップフロップ１０８の出力が論理“０”で
あれば論理回路素子１０に入力された制御信号群は一致
しており、これらの制御信号群を保持している７９７１
７１１１１群１００は正常状態であり、論理“１”であ
ればこれらの制御信号は不一致であるので異常状態と判
断される。
ップ１０４の出力が排他的論理和回路１０６に入力され
、これらの出力の排他的論理和がとられ、その結果が表
示用フリップフロップ１０８に保持される。そして、こ
の表示用フリップフロップ１０８の出力が論理“０”で
あれば論理回路素子１０に入力された制御信号群は一致
しており、これらの制御信号群を保持している７９７１
７１１１１群１００は正常状態であり、論理“１”であ
ればこれらの制御信号は不一致であるので異常状態と判
断される。
従。て本実施例によれば、論理回路素子１０内での制御
信号群の保持状態が表示用フリップフ［１・！プ１０８
の状態を監視することにより常に確、認てパき、制御信
号の障害検出を行うことが可能と乙、？、。
信号群の保持状態が表示用フリップフ［１・！プ１０８
の状態を監視することにより常に確、認てパき、制御信
号の障害検出を行うことが可能と乙、？、。
Ｊ）） ）−に説明したように、本発明では入力される
１１１弾信骨群の異常をチェックする回路を設けたので
“、素子内での制御信号群の保持状態を容易に検出する
ことが可能となり、制御信号群の障害検出を行つことが
でき、電子計算機等の制御装置の誤動作を早期に発見す
ることが可能となる。
１１１弾信骨群の異常をチェックする回路を設けたので
“、素子内での制御信号群の保持状態を容易に検出する
ことが可能となり、制御信号群の障害検出を行つことが
でき、電子計算機等の制御装置の誤動作を早期に発見す
ることが可能となる。
第１図は本発明に係わる論理回路素子の一実施例の構成
を示すブロック図である。 １０・・・・・・論理回路素子、 １００・・・・・・フリップフロップ群、１０２．１０
６・・・・・・排他的論理和回路、１０４．１０８・・
・・・・フリップフロップ、■、〜Ｉ０・・・・・・入
力端子、 Ｏ３〜Ｏｈ ＋ １ ・・・・・・出力端子。 出 願 人 日本電気株式会社 代 理 人 弁理士 山内梅雄
を示すブロック図である。 １０・・・・・・論理回路素子、 １００・・・・・・フリップフロップ群、１０２．１０
６・・・・・・排他的論理和回路、１０４．１０８・・
・・・・フリップフロップ、■、〜Ｉ０・・・・・・入
力端子、 Ｏ３〜Ｏｈ ＋ １ ・・・・・・出力端子。 出 願 人 日本電気株式会社 代 理 人 弁理士 山内梅雄
Claims (1)
- 入力される制御信号群を保持するフリップフロップ群
と、前記制御信号群の排他的論理和をとる第１の排他的
論理和回路と、この第１の排他的論理和回路の出力を保
持するフリップフロップと、このフリップフロップおよ
び前記フリップフロップ群の出力信号の排他的論理和を
とる第２の排他的論理和回路と、この第２の排他的論理
和回路の出力を保持する表示出力用のフリップフロップ
とからなるチェック回路を有し、これらが一つのパッケ
ージ内に収納されて構成されることを特徴とする論理回
路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14039288A JPH01311641A (ja) | 1988-06-09 | 1988-06-09 | 論理回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14039288A JPH01311641A (ja) | 1988-06-09 | 1988-06-09 | 論理回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01311641A true JPH01311641A (ja) | 1989-12-15 |
Family
ID=15267737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14039288A Pending JPH01311641A (ja) | 1988-06-09 | 1988-06-09 | 論理回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01311641A (ja) |
-
1988
- 1988-06-09 JP JP14039288A patent/JPH01311641A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01311641A (ja) | 論理回路素子 | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JPS5875239A (ja) | 端末装置接続方式 | |
| US4320512A (en) | Monitored digital system | |
| US5325369A (en) | Semiconductor device with an error detecting and displaying circuit | |
| JPS62293438A (ja) | コンピユ−タ応用装置 | |
| JPH02301855A (ja) | 中央演算処理装置の並列運転方式 | |
| JPH09223444A (ja) | 補助リレー駆動回路 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JPS63253274A (ja) | 論理集積回路 | |
| JPS63126041A (ja) | 信号入力装置 | |
| JPS60163135A (ja) | デ−タバスチエツク方式 | |
| JPS5812062A (ja) | 並列電子計算機システムの出力装置 | |
| JPS63254821A (ja) | Ｃ−ｍｏｓ構造の論理回路 | |
| JPS62226238A (ja) | コンピユ−タシステム | |
| JPH04304698A (ja) | パッケージ誤実装時の排他制御方式 | |
| JPH03222199A (ja) | 半導体メモリ | |
| JPS63298458A (ja) | デ−タ転送回路 | |
| JPH07160521A (ja) | 耐障害機能を有する情報処理装置 | |
| JPH04284540A (ja) | データチェック回路 | |
| JPH11118890A (ja) | 回路故障検出方法及び回路故障検出回路 | |
| JPH0378850A (ja) | データ処理装置 | |
| JPS59201126A (ja) | 共通バス制御方式 | |
| JPS63282535A (ja) | シグナルプロセツサ | |
| JPH04112225A (ja) | 集積回路装置 |