JPS6324743A - 通信制御装置のチエツクサム生成方法 - Google Patents

通信制御装置のチエツクサム生成方法

Info

Publication number
JPS6324743A
JPS6324743A JP61168319A JP16831986A JPS6324743A JP S6324743 A JPS6324743 A JP S6324743A JP 61168319 A JP61168319 A JP 61168319A JP 16831986 A JP16831986 A JP 16831986A JP S6324743 A JPS6324743 A JP S6324743A
Authority
JP
Japan
Prior art keywords
communication control
access
checksum
space
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61168319A
Other languages
English (en)
Inventor
Yasuo Horie
堀江 康雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61168319A priority Critical patent/JPS6324743A/ja
Publication of JPS6324743A publication Critical patent/JPS6324743A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、パケット形式のデータ伝送を実行する通信制
御装置において、スルーブツトや即時性を、更に、パケ
ットデータの誤り制御能力を向上させた通信制御装置の
チェックサム生成方法に関する。
従来の技術 第2図は従来の通信制御装置の構成例である。
第2図において、1はcPUであり、伝送手順等のプロ
トコル制御や、ホストシステムの間で送受信データ、送
受信動作に必要な制御情報のやりとり、各構成要素の起
動・状態の問い合せ等を行う。
2は、ホストのシステムバス9とも接続し、送受信デー
タのバッファやホストとの制御情報をやりとりしたり、
プログラム実行中に必要となる各種ワーキング領域を与
えるR A Mであり、アービタ10を通して、01)
 U 1とホストの双方からアクセスできる共有メモリ
である3はROMでありCPU1で実行するプログラム
を格納する。4は、装置内の各構成要素からの割込み要
求を統括的に管理制御する割込みコントローラである。
5は、通信制御回路7が送受するパケットデータのバッ
ファ転送を仲介したりRAMZ上でのブロック転送のた
めのメモリ間転送を行う。6はタイマであり、各種時限
監視に用いる。7は、回線上での信号方式に従って、回
線IMP 8を経由してパケットフレームをシリアルに
送受信するだめの通信制御回路である。
次に、上記従来の例の送信動作について説明する。CP
UIは、ホストより、送信指示のあった送信データをR
AM2上の当該領域より取り出し、本通信制御装置で実
行制御するべきプロトコル処理(具体的にはパケットヘ
ッダの挿入等)を行う。
特に、パケットフレーム中で、誤りの重畳が通信制御に
致命的な影響を与える部分についてはチェックサムを計
算/挿入した後、通信制御回路7とDMAコントローラ
5を起動する。通信制御回路7によるパケットフレーム
の送出が終了すると、割込みコントローラ4によってC
PU1にその旨が通知され、通知を受けたC!PUIは
、D〜IAコントo−ラ5と通信制御回路7を停止させ
た後火のパケット送信の準備を完了させ、送信動作を終
了するようになっている。
次に、受信動作について説明する。回線からパケットフ
レームが到着すると、通信制御回路7は、その旨を割込
みコントローラ4を経由してCI) Ulに通知する通
信制御回路7より通知を受けたCPU1は、直ちにDM
Aコントローラ5を起動し、パケットデータのバッファ
転送を開始させる。パケットフレームの受信が完了する
と、通信制御回路7は、その旨を0PUIに通知し、Q
PUIは、DMAコントローラ5、通信制御回路7を停
止した後、RAM2上に格納されている当該パケットに
ついて、プロトコル処理を施し、或いは、パケットフレ
ーム中の特定の部分についてチェックサムを計算するこ
とによって、正常に受信されたことを確認する。
発明が解決しようとする問題点 しかしながら、上記従来の通信制御装置においては、 (1)回線へ送出する前に、バッファ上に記憶・保持さ
れているパケットフレーム中の任意の部分のサムチェッ
ク (2)回線から取り込まれ、バッファ上に転送されたパ
ケットフレーム中の任意の部分のサムチェックの両方 の計算は、CPUIがメモリ空間の当該領域から連続し
て1ワードずつ読み出し、サムチェック計算をするとい
う操作を繰り返すことによって得るしか方法がなく、パ
ケットフレーム中でサムチェックを計算する範囲が大き
くなると、ソフトウェアによる上記の処理に要する時間
、通信制御装置のスループットに多大な影響を与えると
いう問題があった。
問題点を解決するだめの手段 本発明は上記目的を達成するために、通信制御装置内に
、チェックサムを計算して結果を保持するだめの積算手
段とメモリ空間、或いはI10空間上で、上記の計算を
施すべきパケットデータが格納されている領域へのアク
セスを検出・通知する手段を設け、通信制御装置内部で
のパケットデータのバッファ転送中や、あるいは、CP
Uからパケットデータへのブロックアクセス中にパケッ
トデータの特定の部分のチェックサム計算を並行して行
えるようだしだものである。
作用 本発明は上記のような構成によシ次のような作用を有す
る。バッファ転送に伴い、DMAコントローラが、メモ
リ空間上のバッファ領域や、I10空間上の通信ポート
となるべき特定の範囲の番地にアクセスしたり、OP 
Uによる上記番地へのブロックアクセスが発生すると、
それを検知するアクセス検出手段が、チェックサムを計
算・保持する積算手段に通知する。チェックサム積算手
段は、上記特定番地へのアクセスと同期して、自律的に
データバス上のデータを取り込み、チェックサムを計算
する。これによって、01) Uによる特別なソフトウ
ェアの実行を必要としないで、バケットフレーム中の任
意の範Jのデータについてチェックサムの計算結果を得
ることができるという効果を有する。
実施例 第1図は本発明の一実施例の構成を示すものである。同
図で第2図と同様の符号は同一の名称を表わすものとす
る。
11は、チェックサム計算結果の保持・表示用レジスタ
であり0PUIからアクセスできる。12はチェックサ
ム積算用の加算回路である。13は、メモリ空間、或い
はI/O空間において、予め指定された領域へのアクセ
スを監視・通知したり、0PU1からの指示に従って初
期設定するだめの制御回路である。14は、上記レジス
タ11、加算回路12とデータバスを接続/切断するた
めのバスバッファである。
次に上記実施例の動作について説明する。cPUlはバ
ス9を通してRA M 2に保持されているホストコン
ビーータから送信要求のある或いは、ホストコンビーー
タへの受信を要求するパケットデータの、特定の部分に
ついてのチェックサムを計算するために、 (1)制御回路13に対してレジスタ11のクリ゛アの
指示を出し、 (2)制御回路13に対して、RAM2に格納されてい
るパケットフレーム中で、チェックサムを計算するアド
レスの範囲を設定し、 (3)通信制御回路7の起動によって、通信制御装置内
で、パケットデータのバッファ転送が発生するか、通信
中以外の場合には、D M Aコントローラ4によって
、上記領域の内容を、他の空き領域(メモリ空間、T/
O空間)にDMA転送するか、或いは、0PUIが上記
領域からデータの内容には無関係に、単に順番に読み出
すだけの簡易なプログラムを実行することによって、制
御回路13は、予め指定されているRAM2上へのアク
セスを検出すると、バッファ14を開き、データバス上
に出ている、当該データとレジスタ11の保持している
内容とのチェックサム積算をリード或いはライト時に同
期して加算回路12及びレジスタ11に指示し、これら
はレジスタ11によって指示されるタイミングで計算・
保持する。0PU1或いはDMAコントローラ4によっ
て、上記領域へのアクセスが−通り完了した時点で、レ
ジスタ11には、求めたいチェックサム計算結果が保持
されている。
発明の効果 本発明は、上記実施例より明らかなように、パケットフ
レーム中の任意の範囲のチェックサム計算を従来の通信
制御装置に特殊な手段を付加することによって通信制御
装置内部でのパケットデータのバッファ転送中や、CI
) Uによる、パケットバッファ領域へのブロックアク
セス中に、並行して行えるようにしたものであり、上記
計算のために、相手通信制御とのパケットフレームの送
受信中にCPUによるチェックサム計算のだめの特別ナ
フログラムを実行することによるスルーブツトの低下を
軽減できるという効果を有する。
【図面の簡単な説明】
第1図は、本発明の一実施例における通信制御装置のチ
ェックサムの生成方法の概略ブロック図であ)、第2図
は、従来の通信制御装置の概略ブロック図である。 1・・・CPU、2・・・IIAM、3・・・ROM 
、  4・・・DMAコントローラ、5・・・割込みコ
ントローラ、6・・・タイマ、7・・・通信制御回路、
8・・・回線17.9・・・システムバス、10・・・
アービタ、11・・・レジスタ、12・・・加算回路、
13・・制御回路、14・・・バッファ。 代理人の氏名 弁理士 中 尾 敏 男ほか1名第 1
 図 第 2 図

Claims (1)

    【特許請求の範囲】
  1. ホストコンピューターに接続し、パケット通信を行うた
    めの通信制御装置に設けられ、パケットフレームのチェ
    ックサムの結果を保持する記憶手段と、前記保持された
    チェックサムの内容とデータバスを介して特定のタイミ
    ングで取り込んだデータのチェックサムを計算し、計算
    結果を前記記憶手段に新たに書込むことにより前記記憶
    手段の内容を更新する積算手段と、メモリ空間或いはI
    /O空間における特定の領域を示すアドレスを記憶し、
    前記メモリ空間或いはI/O空間における前記アドレス
    へのアクセスを監視するアクセス検出手段とを備え、バ
    ッファ転送或いはCPUからのバッファ領域へのアクセ
    スに伴い、前記メモリ空間或いはI/O空間の特定の領
    域へ書込まれたり読み出されたデータのチェックサムを
    自動的に生成出来るようにした通信制御装置のチェック
    サム生成方法。
JP61168319A 1986-07-17 1986-07-17 通信制御装置のチエツクサム生成方法 Pending JPS6324743A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61168319A JPS6324743A (ja) 1986-07-17 1986-07-17 通信制御装置のチエツクサム生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61168319A JPS6324743A (ja) 1986-07-17 1986-07-17 通信制御装置のチエツクサム生成方法

Publications (1)

Publication Number Publication Date
JPS6324743A true JPS6324743A (ja) 1988-02-02

Family

ID=15865826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61168319A Pending JPS6324743A (ja) 1986-07-17 1986-07-17 通信制御装置のチエツクサム生成方法

Country Status (1)

Country Link
JP (1) JPS6324743A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108780304A (zh) * 2016-03-31 2018-11-09 东芝三菱电机产业系统株式会社 成套设备监视控制系统用数据再生装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108780304A (zh) * 2016-03-31 2018-11-09 东芝三菱电机产业系统株式会社 成套设备监视控制系统用数据再生装置
CN108780304B (zh) * 2016-03-31 2021-03-23 东芝三菱电机产业系统株式会社 成套设备监视控制系统用数据再生装置

Similar Documents

Publication Publication Date Title
JPS58502114A (ja) インタフエ−ス処理ユニツト
JPS63255759A (ja) 制御システム
JPH07281976A (ja) パケットfifoを管理する方法
JPS63255760A (ja) 制御システム
JPS6324743A (ja) 通信制御装置のチエツクサム生成方法
JP3421492B2 (ja) バスのスタック監視方式
JPS62204358A (ja) デ−タ通信処理方式
JPH06161891A (ja) コンピュータシステム及びキャッシュ制御手段におけるキャッシュ制御方法
KR950005645B1 (ko) 패킷 교환을 위한 리셋 처리 방법
JP2751879B2 (ja) プロセッサ間通信方式
JPS59180741A (ja) 相対アドレス形式プログラムを実行する通信制御装置
JPS6373741A (ja) 通信制御装置
JPS6232748A (ja) デ−タ転送装置
JPH06195306A (ja) バスアクセス制御方式
JP2583169B2 (ja) 通信処理装置の運用プログラム切替方法
KR20000003010A (ko) 두 개의 공유 메모리를 사용한 프로세서의 이중화 장치 및 방법
JPH0214733B2 (ja)
JPH0459820B2 (ja)
JPH06103222A (ja) バス転送方式
JPH0440534A (ja) 予備装置切換方式
JPS6337453A (ja) バススイツチ装置
JPH103463A (ja) プロセッサ間通信方法
JPH06266651A (ja) Dma制御回路
JPS62282353A (ja) デ−タ転送装置
JPS6388644A (ja) 中央処理装置