JPS63241636A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS63241636A JPS63241636A JP7526387A JP7526387A JPS63241636A JP S63241636 A JPS63241636 A JP S63241636A JP 7526387 A JP7526387 A JP 7526387A JP 7526387 A JP7526387 A JP 7526387A JP S63241636 A JPS63241636 A JP S63241636A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- microinstruction
- branching condition
- address
- control memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004075 alteration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の目的
産業上の利用分野
本発明は、種々のデータ処理システムで利用されるマイ
クロプログラム制御方式のデータ処理装置に関するもの
である。
クロプログラム制御方式のデータ処理装置に関するもの
である。
従来の技術
データ処理装置には、マイクロ命令群から成るマイクロ
プログラムをコントロール・メモリに格納しておき、こ
のコントロール・メモリからマイクロ命令を逐一読出し
つつ制御を実行してゆ（マイクロプログラム制御方式の
ものが汎用されている。
プログラムをコントロール・メモリに格納しておき、こ
のコントロール・メモリからマイクロ命令を逐一読出し
つつ制御を実行してゆ（マイクロプログラム制御方式の
ものが汎用されている。
このようなマイクロプログラム制御方式のデータ処理装
置では、ハードウェアの各種状態をマイクロ命令の指示
により選択指定し、ハードウェアだけで実現される分岐
条件生成回路により次に実行すべきマイクロ命令の格納
アドレスを決定している。
置では、ハードウェアの各種状態をマイクロ命令の指示
により選択指定し、ハードウェアだけで実現される分岐
条件生成回路により次に実行すべきマイクロ命令の格納
アドレスを決定している。
発明が解決しようとする問題点
上記従来のマイクロプログラム制御方式のデータ処理装
置では、分岐条件生成回路がハードウェアだけで実現さ
れているので、多種多様な条件を実現するために規模が
過大になるだけでなく、後発的な仕様変更も難しいとい
う問題がある。
置では、分岐条件生成回路がハードウェアだけで実現さ
れているので、多種多様な条件を実現するために規模が
過大になるだけでなく、後発的な仕様変更も難しいとい
う問題がある。
特に、ハードウェアだけの実現であるため動作途中での
動的変更ができず、このため、条件が僅かに異なる場合
でもハードウェアやマイクロプログラムのルーチンを個
別に備えることが必要になり、ハードウェア量やマイク
ロプログラムのステップ数が増加するという問題がある
。
動的変更ができず、このため、条件が僅かに異なる場合
でもハードウェアやマイクロプログラムのルーチンを個
別に備えることが必要になり、ハードウェア量やマイク
ロプログラムのステップ数が増加するという問題がある
。
発明の構成
問題点を解決するための手段
本発明のデータ処理装置は、分岐条件を保持する分岐条
件メモリと、この分岐条件メモリに設定する分岐条件を
コントロールメモリ内のマイクロ命令や外部からの指示
に基づき生成する分岐条件生成回路と、この分岐条件メ
モリの内容、装置内のハードウェア情報及びマイクロ命
令レジスタに保持中のマイクロ命令のアドレスフィール
ドの内容に基づきコントロールメモリから次に読出すべ
きマイクロ命令のアドレスを生成するアドレス生成回路
とを備え、分岐制御をソフトウェア的に支援することに
より、分岐条件生成回路のハードウェア上の負担を軽減
すると共に、条件の動的変更に伴うプログラムステップ
数の節減を可能とするように構成されている。
件メモリと、この分岐条件メモリに設定する分岐条件を
コントロールメモリ内のマイクロ命令や外部からの指示
に基づき生成する分岐条件生成回路と、この分岐条件メ
モリの内容、装置内のハードウェア情報及びマイクロ命
令レジスタに保持中のマイクロ命令のアドレスフィール
ドの内容に基づきコントロールメモリから次に読出すべ
きマイクロ命令のアドレスを生成するアドレス生成回路
とを備え、分岐制御をソフトウェア的に支援することに
より、分岐条件生成回路のハードウェア上の負担を軽減
すると共に、条件の動的変更に伴うプログラムステップ
数の節減を可能とするように構成されている。
以下、本発明の作用を実施例と共に詳細に説明する。
実施例
第１図は、本発明の一実施例のデータ処理装置の構成を
示すブロック図であり、■はコントロール・メモリ、２
はマイクロ命令レジスタ、３は分岐条件メモリ、４は分
岐条件生成回路、５はアドレス生成回路、６はこのデー
タ処理装置内の各種レジスタ群である。
示すブロック図であり、■はコントロール・メモリ、２
はマイクロ命令レジスタ、３は分岐条件メモリ、４は分
岐条件生成回路、５はアドレス生成回路、６はこのデー
タ処理装置内の各種レジスタ群である。
コントロール・メモリｌには、マイクロ命令群から成る
マイクロプログラムが格納され、ここから読出されたマ
イクロ命令はマイクロ命令レジスタ２に保持される。
マイクロプログラムが格納され、ここから読出されたマ
イクロ命令はマイクロ命令レジスタ２に保持される。
分岐条件生成回路３は、コントロール・メモリ１から読
出されて実行されるマイクロ命令や装置外部からの指示
などに基づき分岐条件を生成し、これを分岐条件メモリ
３に書込む。すなわち、分岐条件生成回路４は、このデ
ータ処理装置の立上げ時に標準の分岐条件を生成してこ
れを分岐条件メモリ３に書込む。また、分岐条件生成回
路４は、分岐条件メモリ３内に書込み済みの標準の分岐
条件の一部などをコントロールメモリ１から読出された
マイクロ命令の指示に従って動的に変更したり、復元し
たりする。
出されて実行されるマイクロ命令や装置外部からの指示
などに基づき分岐条件を生成し、これを分岐条件メモリ
３に書込む。すなわち、分岐条件生成回路４は、このデ
ータ処理装置の立上げ時に標準の分岐条件を生成してこ
れを分岐条件メモリ３に書込む。また、分岐条件生成回
路４は、分岐条件メモリ３内に書込み済みの標準の分岐
条件の一部などをコントロールメモリ１から読出された
マイクロ命令の指示に従って動的に変更したり、復元し
たりする。
アドレス生成回路５は、分岐条件メモリ３内の該当の分
岐条件と装置内の各種レジスタ群６から選択されたハー
ドウェア情報との論理関係に基づきマイクロ命令レジス
タ２に保持中のマイクロ命令のアドレスフィールドの内
容を修飾することにより、コントロールメモリ１から次
に読出すべきマイクロ命令のアドレスを生成し、これを
コントロールメモリ１のアドレス入力端子に供給する。
岐条件と装置内の各種レジスタ群６から選択されたハー
ドウェア情報との論理関係に基づきマイクロ命令レジス
タ２に保持中のマイクロ命令のアドレスフィールドの内
容を修飾することにより、コントロールメモリ１から次
に読出すべきマイクロ命令のアドレスを生成し、これを
コントロールメモリ１のアドレス入力端子に供給する。
発明の効果
以上詳細に説明したように、本発明のデータ処理装置は
、分岐条件を保持する分岐条件メモリと、この分岐条件
メモリに設定する分岐条件をコントロール・メモリ内の
マイクロ命令や外部からの指示に基づき生成する分岐条
件生成回路とを備え、分岐制御をソフトウェア的に支援
する構成であるから、次のような種々の効果が奏される
。
、分岐条件を保持する分岐条件メモリと、この分岐条件
メモリに設定する分岐条件をコントロール・メモリ内の
マイクロ命令や外部からの指示に基づき生成する分岐条
件生成回路とを備え、分岐制御をソフトウェア的に支援
する構成であるから、次のような種々の効果が奏される
。
分岐条件の変更が容易であるため、装置の仕様変更や使
用環境の変化に柔軟に対応できる。
用環境の変化に柔軟に対応できる。
分岐条件を書き替えることにより一つのハードウェアや
マイクロ命令によって複数の機能を実現できる。このた
め、設計の効率が向上し、開発費が低減される。
マイクロ命令によって複数の機能を実現できる。このた
め、設計の効率が向上し、開発費が低減される。
マイクロ命令自身によって分岐条件メモリの内容を変更
できるため、マイクロプログラムの動きに応じた動的な
分岐制御が可能となり、マイクロプログラムのステップ
数が節減される。
できるため、マイクロプログラムの動きに応じた動的な
分岐制御が可能となり、マイクロプログラムのステップ
数が節減される。
第１図は、本発明の一実施例のデータ処理装置の構成を
示すブロック図である。 １・・・コントロール・メモリ、２・・・マイクロ命令
レジスタ、３・・・分岐条件メモリ、４・・・分岐条件
生成回路、５・・・アドレス生成回路、６・・・各種レ
ジスタ群。
示すブロック図である。 １・・・コントロール・メモリ、２・・・マイクロ命令
レジスタ、３・・・分岐条件メモリ、４・・・分岐条件
生成回路、５・・・アドレス生成回路、６・・・各種レ
ジスタ群。
Claims (1)
- 【特許請求の範囲】 マイクロプログラムが格納されるコントロールメモリと
、 このコントロール・メモリから読出されるマイクロ命令
を保持するマイクロ命令レジスタと、分岐条件を保持す
る分岐条件メモリと、 この分岐条件メモリに設定する分岐条件を前記コントロ
ールメモリ内のマイクロ命令や外部からの指示に基づき
生成する分岐条件生成回路と、この分岐条件メモリの内
容、装置内のハードウェア状態を表示するハードウェア
情報及び前記マイクロ命令レジスタに保持中のマイクロ
命令のアドレスフィールドの内容に基づき、前記コント
ロール・メモリから次に読出すべきマイクロ命令のアド
レスを生成するアドレス生成回路とを備えたことを特徴
とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7526387A JPS63241636A (ja) | 1987-03-28 | 1987-03-28 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7526387A JPS63241636A (ja) | 1987-03-28 | 1987-03-28 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63241636A true JPS63241636A (ja) | 1988-10-06 |
Family
ID=13571160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7526387A Pending JPS63241636A (ja) | 1987-03-28 | 1987-03-28 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63241636A (ja) |
-
1987
- 1987-03-28 JP JP7526387A patent/JPS63241636A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7793075B2 (en) | Active memory command engine and method | |
| US4090238A (en) | Priority vectored interrupt using direct memory access | |
| US4780819A (en) | Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory | |
| GB1448866A (en) | Microprogrammed data processing systems | |
| US4460972A (en) | Single chip microcomputer selectively operable in response to instructions stored on the computer chip or in response to instructions stored external to the chip | |
| KR900002438B1 (ko) | 프로세서간 결합방식 | |
| US4047245A (en) | Indirect memory addressing | |
| JPS63241636A (ja) | デ−タ処理装置 | |
| JPS6410854B2 (ja) | ||
| JPH056281A (ja) | 情報処理装置 | |
| KR950006585B1 (ko) | 마이크로프로그램 제어장치 및 그 제어방법 | |
| JP2001056803A (ja) | マイクロコンピュータ | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JP2847729B2 (ja) | 情報処理装置 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JP3366235B2 (ja) | データ読み出し制御装置 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPH02259932A (ja) | 割り込み処理方式 | |
| JPS59106048A (ja) | マイクロプロセツサシステム | |
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
| JPH02127743A (ja) | メモリ制御方式 | |
| JPS60132249A (ja) | デ−タ処理装置 | |
| JPH02287732A (ja) | レジスタアドレス生成装置 | |
| JPH0217517A (ja) | マイクロコンピュータ | |
| JPH0243626A (ja) | コンピュータ・プロセッサの実行速度を制御する装置 |