JPS63228731A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63228731A
JPS63228731A JP6291287A JP6291287A JPS63228731A JP S63228731 A JPS63228731 A JP S63228731A JP 6291287 A JP6291287 A JP 6291287A JP 6291287 A JP6291287 A JP 6291287A JP S63228731 A JPS63228731 A JP S63228731A
Authority
JP
Japan
Prior art keywords
insulating film
opening
film
shallow
deep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6291287A
Other languages
English (en)
Inventor
Hiroyuki Sakai
坂井 弘之
Shinichi Yamamoto
真一 山本
Tadanaka Yoneda
米田 忠央
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6291287A priority Critical patent/JPS63228731A/ja
Publication of JPS63228731A publication Critical patent/JPS63228731A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置特に高速・高密度で簡便な製造方法
によるトレンチ分離に関するものである。
従来の技術 近年、半導体装置はますます高密度・高速化の方向に進
み、トレンチ分離による半導体装置の研究が活発に行な
われている。例えば、その1つの方法としてA@Hay
asaka et al″U−grooveIsola
tion Technique for high 5
peedBipolar VLSI’s”、 IEDM
 Tech、Dig、 (アイイーチーエム チクルカ
ル ダイジェスト)1982PP、62〜66に示され
ているようなトレンチ分離技術がある。
第2図に通常のトレンチ分離技術を用いたバイポーラト
ランジスタ(以下Trと理す)の要部断面構造図を示す
。21は例えばp型半導体基板、22は高濃度n+埋込
み層、23はn型エピタキシャル層、24は開口部表面
を熱酸化して形成した酸化膜、26は開口部の中に充て
んしたpolySi 、26はpoly St 表面を
熱酸化した酸化膜であり、酸化膜24,26とpoly
si  25で素子間分離をしている。27はコレクタ
・ウオールで高濃度n+埋込み層22とつながっている
。28はベース層、29はエミッタ、30はコンタクト
開口用の酸化膜31はAI電極配線である。
発明が解決しようとする問題点 トレンチ分離法では素子間分離領域の幅を狭く、かつ深
く形成して素子の高密度・高速化を図っている。しかし
ながら、従来のトレンチ分離法は素子間分離領域のみを
深く形成してTrのコレクタ基板間容量を小さくしてい
る。バイポーラTrをさらに高速・高密度にするために
はベース領域とコレクタ・コンタクトの間をn+埋込み
層に達するまで絶縁物で分離しておくことが必要である
このようにすれば、ベース・コレクタ間の容量を低くし
、またコレクタ・ベース間の耐圧モ高りスることができ
る。
また、トレンチ開口部に充てんする物質としてはpol
y Si  が通常用いられるが、poly St  
を開口部に充てんした後必ず熱酸化によりpoly S
i表面を酸化する必要がある。この熱酸化により、半導
体基板上に結晶欠陥を誘起して素子の特性を劣化させる
という問題点も有している。
本発明はこのような問題点を解決するもので、バイポー
ラTrにおいてトレンチ分離領域は深く、ベーストコレ
クタ・コンタクト間は浅く、非常に簡便な方法で絶縁物
を充てんすることを1丁能とし、素子の高速・高密度化
を図った半導体装置の製造方法を提供するものである。
問題点を解決するための手段 この問題点を解決するために、本発明は半導体基板」二
に深い開口部および浅い開口部を形成する工程と、少な
くとも深い開口部および浅い開口部内表面を酸化して絶
縁膜を形成する工程と、浅い開口部より厚く全面に溶融
性の絶縁膜を形成し、熱処理により表面を平坦化する工
程と、溶融性の絶縁膜をエツチングして深い開口部およ
び浅い開口部内に溶融性の絶縁膜を充てんする工程とを
備えたもので、非常に簡便な方法で素子の高速・高密度
化を図ったものである。
作  用 この構成により、たとえばバイポーラTr において、
素子間分離領域は深い開口部を有し、ベース領域とコレ
クタ・コンタクト間は浅い開口部を有している。この深
い開口部と浅い開口部内に浅い開口部より厚く溶融性の
絶縁膜を形成して熱処理することにより表面を平坦化す
ることができる。
それ故、従来のように7オトレジスト膜を所ったエッチ
バック法を用いる必要がなく、1回のエツチングにより
非常に簡便な方法で深い開口部と浅い開口部を同時に絶
縁膜で埋めることができる。
しかも、絶縁膜の充てんにより素子間分離が形成できる
ので、 poly St  を充てんする場合のように
表面を熱酸化する必要がなく結晶欠陥の発生も防ぐこと
ができる。
したがって、本発明は非常に簡便な方法で高速で高密度
、しかも結晶欠陥の発生の少ない非常に優れたバイポー
ラTr  を容易に実現することが可能となる。
実施例 以下、第1図a−fとともに本発明の一実施例にかかる
バイポーラTr の製造方法を示す。
第1図aにおいて、1は例えばp型半導体基板、2は高
濃度n+ 埋込み層、3はn型エピタキシャル層で1μ
m形成している。4は熱酸化による酸化膜で600人形
成している。この酸化膜は窒化ケイ素膜で形成しても特
に構わない。5はCVD(Chemical Vapo
r Depotion)法で形成したS 102膜で1
prn形成している。そして、フォトリソ法を用いてト
レンチ分離領域のパターニング’rL、CV D S 
102膜E5 、 酸化膜4ヲRI E(Reacti
ve Ion Etchfng )  法でドライエツ
チングする。次に、CV D S 102膜5をマスク
としてn型エピタキシャル層3.p型半導体基板1を高
濃度n+埋込肋2より深(RIE法でエツチングして深
い開口部eを形成する。この開口部6は幅1.2μm、
深さ3μmである。その後、再びフォトリン法を用いて
、バイポーラTrのベース領域とコレクタ・コンタクト
の間となるC V D S 102膜6.酸化膜4をド
ライエツチングする。そして、CV D b t 02
膜6を再びマスクとしてn型エピタキシャル層3を1膜
1mエツチングして浅い開口部子を形成する。開口部子
は高濃度n+ 埋込み層22が露出するまでエツチング
されている(第1図b)。
第1図Cにおいては、CV D S iO2膜6.酸化
l拠4を除去し、全面に1600人の酸化膜8ヲJ1そ
・・X」二;し 成している。ここでは深い開口部6.浅い開ロ部了、n
型エピタキシャル層3上すべてに酸化膜8を形成してい
るが、少なくとも深い開口部6および浅い開口部70表
面上に形成しておけばよい。
そして、本発明の特徴である溶融性の絶縁膜9例えばB
PSG(Borophosphosilicate g
lass )あるいはAs 5G(As  5ilic
ate  glass)を1.4〜2.0μm形成する
。この溶融性の絶縁膜9は形成した直後は深い開ロ部e
、浅い開口部T上に急峻な溝10を有している。この溶
融性絶縁膜9は少なくとも浅い開口部子より厚く形成し
ておくことが必要である。溶融性の絶縁膜9は常圧。
減圧CtJD法どちらで形成してもよいがステップカバ
レージを少しでもよくするためには減圧CVD法で形成
するほうが望ましい。その後、N2雰囲気中で950〜
1000℃の温度で30〜60分熱処理を行なうと溶融
性の絶縁膜9は流動しn型エピタキシャル3.深い開口
部6および浅い開口部7上すべて平坦になる。この熱処
理は非酸化性。
酸化性雰囲気どちらで行なっても特に構わない。
また、高圧中で熱処理すればもつと低温で平坦化するこ
ともできる。よって、溶融性の絶縁膜9を熱処理するこ
とによって深い開口部および浅い開1]:;ISを含む
表面全体を平坦にすることがでさ、深い開口部、浅い開
口部内共に空間は発生しない(第1図d)。
第1図eにおいては、溶融性の絶縁膜9をエツチングす
ることによって深い開口部および浅い開口部にのみ溶融
性の絶縁膜9a、9bを残すことができる。本発明では
溶融性の絶縁膜9を熱処理により平坦にしているので、
従来のようにフォトレジスト膜を用いることもなく、1
回のエツチングで制御性よく深い開口部および浅い開口
部に溶融性の絶縁膜を光てんすることができる。したが
って、非常に簡便な方法で同時に深い開口部および浅い
開口部内に絶縁膜を形成することが可能となる。
しかも、1回のエツチングで深い開口部と浅い開口部を
絶縁膜で同時に形成することができ、素子間分離が完成
する。よって、従来のpoly Stを埋める方法のよ
うにpoly St  、1而を熱酸化する必要がなく
、熱酸化による結晶欠陥の発生を防止することができ、
素子の歩留を向」ニすることが可能となる。また、熱酸
化することがないので高濃度n+埋込み層の持ち上がり
もなくコレクタ・エミッタ間の耐圧も高くすることがで
きる。
第1図fにおいては通常の方法でTrを形成している。
11はコレクタ・ウオール、12はベース層、13はエ
ミッタ、14はコンタクト開口用の酸化膜、16はAl
電極配線である。
発明の効果 以上のように本発明によると半導体装置特にバイポーラ
半導体装置において、素子間分離領域となる深い開口部
およびベース領域とコレクタ・コンタクトの間の浅い開
口部に溶融性の絶縁膜を堆積し、熱処理により表面全体
を平坦にすることができる。それ故、平坦になった溶融
性の絶縁膜を1回エツチングすることによって、深い開
口部と浅い開口部を同時に絶縁膜で充てんすることがで
きる。したがって、従来のフォトレジストIIを用いた
エッチバック法に比べ、非常に簡便で制御性よく絶縁膜
を深い開口部および浅い開口部に埋めることが可能とな
る。
筐た、絶縁膜をエノチグにより深い開口部および浅い開
口部内に同時に埋めて素子間分離を完成することができ
る。それ故、熱酸化による結晶欠陥の発生もなく、素子
の歩留も向上する。
よって、バイポーラTrにおいて、コレクタ基板間容量
コレクタ・ペース間容量、ベース・コレクタ間容量をす
べて小さくすることができ、素子の高速・高密度化を図
ることができる。
以上のように本発明は深い開口部と浅い開口部を簡便な
方法で同時に絶縁膜で充てんすることができ、高速で高
密度、しかも歩留向上を図った半導体装置の製造方法に
大きく寄与し、また工業的にも非常に価値の高いもので
ある。
【図面の簡単な説明】
第1図a = fは本発明の一実施例にかかる半導体装
置の製造工程断面図、第2図は従来のトレンチ分離法に
よるバイポーラTrの要部断面構造図である。 1・・・・・・p型半導体基板、2・・・・・・高濃度
n+埋込み層、3・・・・・・n型エピタキシャル層、
5・・・・・・CVD5i02膜、6・・・・・・深い
開口部、7・・・・・・浅い開口部、8・・・・・・酸
化膜、9・・・・・・溶融性の絶縁膜、1o・・・・・
・溝。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名歌7
b−−−濃卵M麺の絶鼾 /1−−−コレ2ダ・ウォー】し l?−−−ペース層 第 1  rM/3−−−xミー、り l+−一一狼化表 l5−−−M電槽1υ東 第2図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に深い開口部および浅い開口部を形成する
    工程と、少なくとも前記深い開口部および浅い開口部内
    表面を酸化して絶縁膜を形成する工程と、前記浅い開口
    部より厚く全面に溶融性の絶縁膜を形成し、熱処理によ
    り表面を平坦化する工程と、前記溶融性の絶縁膜をエッ
    チングして、前記深い開口部および浅い開口部内に前記
    溶融性の絶縁膜を充てんする工程とを備えたことを特徴
    とする半導体装置の製造方法。
JP6291287A 1987-03-18 1987-03-18 半導体装置の製造方法 Pending JPS63228731A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6291287A JPS63228731A (ja) 1987-03-18 1987-03-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6291287A JPS63228731A (ja) 1987-03-18 1987-03-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63228731A true JPS63228731A (ja) 1988-09-22

Family

ID=13213939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6291287A Pending JPS63228731A (ja) 1987-03-18 1987-03-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63228731A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955421A (ja) * 1995-05-23 1997-02-25 Lg Semicon Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955421A (ja) * 1995-05-23 1997-02-25 Lg Semicon Co Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5084402A (en) Method of fabricating a semiconductor substrate, and semiconductor device, having thick oxide films and groove isolation
KR100227766B1 (ko) 반도체 장치 및 그 제조 방법
JPH03145759A (ja) 半導体装置の製造方法
JPS6072268A (ja) バイポ−ラ・トランジスタ構造の製造方法
JPS63193562A (ja) バイポ−ラトランジスタの製造方法
US4283235A (en) Dielectric isolation using shallow oxide and polycrystalline silicon utilizing selective oxidation
JPH05849B2 (ja)
JPS63228731A (ja) 半導体装置の製造方法
JPS59232437A (ja) 半導体装置の製造方法
JPS61220353A (ja) 半導体装置の製造方法
JPS6395665A (ja) 半導体装置およびその製造方法
JPS61135136A (ja) 半導体装置の製造方法
JPS5933271B2 (ja) 半導体装置の製造方法
JP2546650B2 (ja) バイポ−ラトランジスタの製造法
JP2546651B2 (ja) バイポ−ラトランジスタの製造法
JPH034539A (ja) 半導体装置及びその製造方法
JPS60753A (ja) 半導体装置の製造方法
JPH01278742A (ja) 半導体装置の製造方法
JPS6381831A (ja) 半導体集積回路の製造方法
JPS6143865B2 (ja)
JPS5851565A (ja) 半導体装置の製造方法
JPS6149826B2 (ja)
JPS63249370A (ja) 半導体装置およびその製造方法
JPH03246947A (ja) 半導体装置
JPS61216459A (ja) 半導体装置の製造方法