JPS63226030A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPS63226030A
JPS63226030A JP22364187A JP22364187A JPS63226030A JP S63226030 A JPS63226030 A JP S63226030A JP 22364187 A JP22364187 A JP 22364187A JP 22364187 A JP22364187 A JP 22364187A JP S63226030 A JPS63226030 A JP S63226030A
Authority
JP
Japan
Prior art keywords
angstroms
strained layer
etching
semiconductor substrate
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22364187A
Other languages
English (en)
Inventor
Masataka Horai
正隆 宝来
Toshio Narutomi
成富 俊雄
Yasunori Oka
岡 安則
Naoto Uso
宇曽 尚登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KYUSHU DENSHI KINZOKU KK
Osaka Titanium Co Ltd
Original Assignee
KYUSHU DENSHI KINZOKU KK
Osaka Titanium Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KYUSHU DENSHI KINZOKU KK, Osaka Titanium Co Ltd filed Critical KYUSHU DENSHI KINZOKU KK
Publication of JPS63226030A publication Critical patent/JPS63226030A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体基板の製造方法に関するもので、特に
ゲッタリング処理の改良に係るものである。
(従来の技術) 半導体素子の製造工程において、基板となるシリコンウ
ェーハは数々の熱処理を受ける。この熱処理に際し、シ
リコンウェーハが外部から汚染されていると半導体基板
の特性か著しく劣化する。
そこで半導体基板への汚染を極力防止する措置かとられ
、加えて汚染物質、結晶欠陥、重金属を基板の不要部分
に集める、換言すれば活性領域から外れた部分に集める
ゲッタリング法か行われている。
上記ゲッタリング法としては、研磨粉をシリコンウェー
ハの裏面に吹きつけ機械的に歪層を形成するサンドブラ
スト法、ポリシリコン膜を形成する方法、高濃度イオン
打ち込み法或いはレーザーを照射する方法等がある。
(発明か解決しようとする問題点) そして上記ゲッタリング法のうち、ポリシリコン膜形成
法及び高濃度イオン打ち込み法は、コストか高くなると
いう欠点かあり、サンドブラスト法及び最近注目されて
いるレーザー照射による歪層の形成方法は、これらの方
法により歪付けられた半導体基板か、第1図に示すよう
、その後の熱処理やフッ酸処理時に歪付は部から発塵し
、半導体基板の表面(活性領域)を汚染するという欠点
かある。
(問題点を解決するための手段) 本発明は上記不具合を解決するためになされたもので、
素材の裏面に機械的に或いはレーザーを照射して歪層を
形成し、そして形成された歪層を、厚さ200オングス
トロ一ム以上で且つ5000オングストローム以下の範
囲内で化学的に除去処理(例えばエツチング処理)する
ことを内容とする。
ここで素材とは、化学的除去処理前の半導体基板を指称
し、機械的に歪層を形成するとは、サンドブラスト等に
より表面に加工歪層を形成すること、そしてレーザー照
射により歪層を形成するとは、例えば、YAGレーザ−
、エキシマ−レーザー等によるレーザー光線を上記素材
の表面に照射して加工歪層を形成することをいう、また
、化学処理とは、コリン等の有機アルカリ、苛性ソータ
、静性カリ、アンモニア水と界面活性剤や過酸化水素水
等の溶解反応抑制剤との混合液による浸漬処理をいう。
歪層除去量を200オンクストロ一ム以上5000オン
グストローム以下としたのは、200オングストロ一ム
未満においては裏面歪層からの発塵を十分抑えることが
できず、5oooオングストロームを越えてはゲッタリ
ング効果か低下してしまうことによる。
(作 用) 機械的に形成された歪層には、微細な塵や、僅かの衝撃
でil離し塵埃となる不安定部(以下、「クラック」と
称する。)が付着している。レーザー照射による場合も
同様である。すなわちレーザー照射により歪層を形成す
る際、レーザー光線が表面近傍を局所的に、且つ、急速
に加熱するため、表面近傍が局所的に溶解し、また一部
は蒸発する。そして、レーザー照射後、溶解された部分
は、急冷されて再び凝固し、歪層が形成されるが、その
際歪層にクラックが形成されたり、また、蒸発した素材
の蒸気か雰囲中で冷却され、微細な粒子となって素材に
付着する。そしてこれらの塵埃及びクラックは、わずか
の衝撃で素材からTLllllシて塵埃となるが、上記
化学処理時に溶融分離して取除かれ、したがって後工程
での発塵が防止てきることになる。
なお、上記化学処理を経た後にも歪層は保存される0例
えば、歪層の深さは、YAGレーザーによるものでは、
10〜20μm、またエキシマ−レーザーによるもので
は、1〜4μmであり、本発明でエツチング量を500
0オングストローム以下としているので、ゲッタリング
効果は、低下することなく保存される。
(実施例) 本発明を実施例によりさらに詳述する。
(1)まず、CZ法により製造された[Oi]=14x
 l O”atss/cc以下の結晶方位(100)面
とした素材を用意し、該素材の裏面にサンドブラスト法
による歪層を形成した。そして、上記歪層の形成された
素材を、プリンと界面活性剤とを含む水溶液に浸漬し、
エツチング量を100オングストローム、200オング
ストローム、500オングストローム、1000オング
ストローム、5000オングストローム、tooooオ
ングストロームの半導体基板を作成した。
上記により作成した半導体基板を1000度Cで20時
間処理した後、フッ酸に浸漬させ素子面の汚染状態を観
察した結果を第1図に示す。縦軸には表面検査装置によ
りカウントした汚染粒子(0,25pLm以上)をとっ
た。
第1図より明らかな如く、サンドブラストのみで工・シ
チングしていないもの(処理なし)と100オングスト
ロームのエツチングを行ったものは102個以上の粒子
が付着していた。それに対して200オングストローム
、500オングストローム、1000オングストローム
、soo。
オンタストロームのエツチングを行ったもの、及び歪付
けのないもの(歪なし)は、10”個以下の粒子数とな
り、素子歩留を低下させないことか判明した。つまり、
エツチング処理は、サントブラスト法によって発生する
汚染源の除去に効果かあることを確認した。
次に、上記により作成した半導体基板を予め重金属によ
り汚染させた拡散炉にて1000度Cで2時間の熱処理
を行い、750オングストロームの酸化膜を付けた後に
31角のアルミ電極を付けMOSを作成した。このMO
Sのライフタイムなc−を法により測定した結果を第2
図に示す、なお、第2図において縦軸にはライフタイム
値をとっている。
第2図より明らかな如く、200オングストローム、5
00オングストローム、1000オングストローム、5
000オングストロームのエツチングを行ったものと処
理なしのものはl〇−以上のライフタイム値であり十分
なゲッタリング効果を示した。それに対して、1ooo
oオングストロームのエツチングを行ったものと歪なし
のものは10−’以下であり、ゲッタリング効果が不足
していることが明らかとなった。
以上の結果から、200〜5000オンダストロームの
範囲で裏面歪層を除去することにより、ゲッタリング効
果を低下させることなく半導体基板表面の汚染の少ない
半導体基板を作成することかでき、歪量とエツチング量
の適当な組合せを選択することにより数種のデバイスに
対応できることか判す1した。エツチング量に関しては
、コリン及び界面活性剤の濃度、処理温度、時間を選択
することによって制御でき、また、コリンの代わりに峙
性ソーダ、苛性カリ、アンモニア水でも同様の効果が期
待できる。また、溶解反応抑制剤として混合する界面活
性剤の代わりに過酸化水素水を用いるか、或いは両者を
同時に混合することにより、アルカリエッチによる表面
荒れ抑制と同様の効果を期待することができる。
(2)同様に、CZ法により製造された[Oi]=14
xlO″’atss/cc以下の結晶方位(10口)面
としたシリコン基板を用意し、該基板の裏面に、YAG
レーザー波長1.06g m 、エネルギー密度20 
J/cm”で照射し、歪層を形成した。この際形成され
た歪層の深さは約1101Lであり、また、(110)
方位にそって、微細なりラックが密度的l x 10 
sケ/cm”で形成された。
別に、エキシマ−レーザー波長0.249 p、、m 
、エネルギー密度5 J/cm”pulseで、該基板
の裏面に。
照射し、歪層を形成した。この際形成された歪層の深さ
は約IILmであった。上記歪層の形成された基板を、
コリンと界面活性剤とを含む水溶液に浸漬し、エツチン
グ量を100オンゲスローム、200オンゲストロム、
500オングストローム、1000オングストローム、
5000オングストローム、1ooooオングストロー
ムの半導体基板を形成した。
上記により作成した半導体基板を1000°Cで20時
間処理した後、フッ酸に浸漬させ素子面の汚染状態を観
察した結果を第3図に示す。縦軸には表面検査装置によ
りカウントした汚染粒子(0,25路m以上)をとった
第3図から明らかなように、レーザー照射のみてエツチ
ング処理を行なっていないもの(処理なし)と、lOO
オンクストロームのエツチングを行なったものは、YA
Gレーザ−、エキシマ−レーザー共に10”個以上の粒
子が付着していた。しかしながら、500オングストロ
一ム以上のエツチングを行なったもの、及び歪付けのな
いもの(歪なし)は、10”個以下の粒子数となり、素
子歩留を低下させないことが判明した。つまり、エツチ
ング処理は、レーザー照射によって発生する汚染源の除
去に効果があることを確認した。
次に、上記により作成した半導体基板を予め重金属によ
り汚染させた後、拡散炉にて1ooo℃で2時間の熱酸
化を行ない、約750オングストロームの酸化膜を付け
た後に、31■角のアルミ電極を付けてMOSキャパシ
タを作成した。このMOSキャパシタの発生ライフタイ
ムをC−を法により測定した結果を第4図に示す、なお
、第4図より明らかなように、歪付けをなしのもの(歪
なし)及びエキシマ−レーザーで歪層を形成して100
00オングストロームのエツチングを行なったものは、
ライフタイムが10−’秒以下であり、ゲッタリング効
果か見られない。それに対し、YAGレーザーでは、1
ooooオングストロームまてエツチングしてもライフ
タイムか大きく低下することはなく、充分なゲッタリン
グ効果か得られる。また、エキシマ−レーザーにおいて
、5000オングストローム以下のエツチング量のもの
は、1O−4秒以上のライフタイムかあり、ゲッタリン
グ効果か見られることが明らかとなった。上記において
、YAGレーザーでは、1ooo。
オンタストロームまでのエツチングを行なっても、ライ
フタイムかほとんど低下することなく、充分なゲッタリ
ング効果か得られるのは、上記レーザーによる歪層の深
さか約10pmあり、はとんどの歪層がエツチングで除
去されずに残るためであるか、それに対し、エキシマ−
レーザーでは、約1gmの深さでしか歪層か形成されて
おらず、10000オングストロームのエツチングを行
なうと、はとんどの歪層か除去されてしまうため、上記
エツチング量ではゲッタリング効果か得られないのは明
らかである。
次に、上記MOSキャパシタの酸化膜耐圧を測定したと
ころ、第3図に示したものの中、素子面の粒子数か10
2個以下のものは、酸化膜耐圧の向上か見られた。例え
ば、YAGレーザーを照射したたけで、エツチング処理
を行なわなかったものを第5図(1)に示す、これに対
し、YAGレーザー照射後5000オングストロームの
エツチングを行なったものを第5図(2)に示す。第5
図より明らかなように、素子面の粒子数を102個以下
に減少させることで、酸化膜耐の劣化を防止することか
できることか判明した。
以1−の結果から、200〜5000オングストローム
の範囲で裏面歪層を除去することにより、ゲッタリング
効果を低下させることなく、半導体基板表面の汚染の少
・ない半導体基板を作成することがてき、歪層とエツチ
ング量の適当な組合せにより、数種のデバイスに対応で
きることが明らかになった。エツチング量に関しては、
コリン及び界面活性剤の濃度、処理温度1時間を選択す
ることによって制御でき、また、コリンの代わりに苛性
ソーダ、苛性カリ、アンモニア水でも同様の効果か期待
できる。また、溶解反応抑制剤として混合する界面活性
剤の代わりに過酸化水素水を用いるか、或いは、両者を
同時に混合することにより、アルカリエッチによる表面
荒れ抑制と同様の効果を期待することかできる。
(発明の効果) 本発明は以上説明したように、素材の裏面に歪層を形成
した後、この形成された歪層を、厚さ200〜5000
オングストロームの範囲内で化学的に除去処理してなる
半導体基板の製造方法であり、したがって本発明によれ
ば、ゲッタリンク効果を維持しつつ、後工程での塵発生
を抑制でき、この結果、MOS型半導体素子のゲート酸
化膜耐圧の劣化を防止、またポリシリコンまたはAn配
線における断線を防止する等、半導体素子製造の歩留り
が向上するという作用効果を奏するものである。
【図面の簡単な説明】
第1図はエツチング量と素子面汚染粒子との関係図(サ
ンドブラスト)、第2図はエツチング量とライフタイム
との関係図(サンドブラスト)、第3図はエツチング量
と素子面汚染粒子との関係図(レーザー)、第4図はエ
ツチング量とライフライムとの関係図(レーザー)であ
る。 第5図は、エツチング処理の有無による、酸化膜耐圧の
向上を示す図である。

Claims (3)

    【特許請求の範囲】
  1. (1)素材の裏面に歪層を形成した後、この形成された
    歪層を、厚さ200〜5000オングストロームの範囲
    内で化学的に除去処理することを特徴とする半導体基板
    の製造方法。
  2. (2)歪層は機械的に形成されることを特徴とする特許
    請求の範囲第1項記載の半導体基板の製造方法。
  3. (3)歪層はレーザー照射により形成されることを特徴
    とする特許請求の範囲第1項記載の半導体基板の製造方
    法。
JP22364187A 1986-09-30 1987-09-07 半導体基板の製造方法 Pending JPS63226030A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23258586 1986-09-30
JP61-232585 1986-09-30

Publications (1)

Publication Number Publication Date
JPS63226030A true JPS63226030A (ja) 1988-09-20

Family

ID=16941661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22364187A Pending JPS63226030A (ja) 1986-09-30 1987-09-07 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPS63226030A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5352355A (en) * 1976-10-25 1978-05-12 Hitachi Ltd Impurity gettering method
JPS5874044A (ja) * 1981-10-29 1983-05-04 Matsushita Electric Ind Co Ltd 半導体基板及びそれを用いた半導体装置の製造方法
JPS6141133A (ja) * 1984-08-03 1986-02-27 Fuji Photo Film Co Ltd 画像形成装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5352355A (en) * 1976-10-25 1978-05-12 Hitachi Ltd Impurity gettering method
JPS5874044A (ja) * 1981-10-29 1983-05-04 Matsushita Electric Ind Co Ltd 半導体基板及びそれを用いた半導体装置の製造方法
JPS6141133A (ja) * 1984-08-03 1986-02-27 Fuji Photo Film Co Ltd 画像形成装置

Similar Documents

Publication Publication Date Title
EP2671247B1 (en) Methods for reducing the metal content in the device layer of soi structures
JP6373354B2 (ja) ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法
KR100364919B1 (ko) 결함이개선된CoSi2형성에의한디프(deep)서브-미크론MOSFET의실리사이드화접합부형성방법및MOSFET반도체소자
KR0136742B1 (ko) 실리콘 기판상의 오염물질을 쉽게 제거할 수 있는 반도체 디바이스 제조 방법
KR20100033414A (ko) 접합 웨이퍼의 제조 방법
JP2003163216A (ja) エピタキシャルシリコンウエハおよびその製造方法
KR20060109342A (ko) 반도체 웨이퍼의 처리방법
EP1251554A1 (en) Method of producing anneal wafer and anneal wafer
JPH0472735A (ja) 半導体ウエーハのゲッタリング方法
JPS62272541A (ja) 半導体基板の表面処理方法
JPS63226030A (ja) 半導体基板の製造方法
US7799660B2 (en) Method for manufacturing SOI substrate
JPS58134430A (ja) 半導体装置の製造方法
JP3452122B2 (ja) Soi基板の製造方法
JP3295171B2 (ja) 半導体基板の製造方法
JP2004031430A (ja) Soiウエーハおよびその製造方法
JPH0384931A (ja) 半導体基板のゲッタリング方法
US11798802B2 (en) Methods for stripping and cleaning semiconductor structures
JPH05129264A (ja) 洗浄液および洗浄方法
JP2000290100A (ja) シリコンウェーハの製造方法
JPH0656846B2 (ja) 半導体基体の処理方法
JP2612024B2 (ja) シリコンウェハ汚染試料の作成方法
JPS594117A (ja) 半導体装置の製造方法
JPH07193204A (ja) 半導体基板の製造方法
JPH05243238A (ja) 半導体装置の製造方法