JPS5874044A - 半導体基板及びそれを用いた半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体基板の構造に関する。

半導体装置の製造において、半導体基板（たとえばＳｌ
　　ウェハ）は、多くの高温熱処理工程を経る。例えば
、酸化工程、拡散工程、エピタキシャル層成長工程等が
ある。これあの高温熱処理工程において、Ｓｌ　　ウェ
ハ内部に温度差が生じる。例えば、酸化、拡散に用いる
電気炉のような温度分布の良い炉を用いてもウェハの挿
入や引き出しの際に結晶内やウェハの中心部と周辺部に
温度差を生じる。また、エピタキシャル層成長では、Ｓ
１ウエハの表面と裏面に温度差が生じる。このとき、Ｓ
ｉ　　ウェハ周辺にカケやキズがあると、結晶全体らに
その点の応力が強オって第１図の如く、Ｓｔウウェ１の
周辺部から内部にむかってスリップ２が形成される。こ
のスリップが発生すると、Ｓ１ウ工ハ表面に段差が生じ
るため、パターンの転写工程上好ましくなく、また、拡
散等において異常拡散がおこったり、特性のリーク発生
原因となり著しく歩留りを低下させる。

そこで、従来、微小欠陥の吸収あるいは発生防止方法と
して、Ｓｌ　　ウェハの裏面全体にラップ面のような加
工歪あるいは凹部を形成しておく方法がある。しかし、
Ｓｉ　　ウェハの裏面全体に加工歪あるいは凹部を深く
形成すると、逆に結晶欠陥の核になることがあり、また
、高温熱処理においてＳｌ　　ウェハのソリが大きくな
るという問題点がある。ソリが発生した場合は更にスリ
ップ発生の原因となるまた、加工歪あるいは凹部が浅い
と、微小欠陥の吸収あるいは発生防止の効果が少ない。

以上の如〈従来は基板構造に関した効果的なスリップ防
止方法がなかったそのため一現在、スリップ発生防止は
、高温熱処理工程における熱処理方法を改善することに
よって防止している。例えば、酸化拳拡散においては、
ボートの挿入や取り出しの際、電気炉の温度を低くして
おいて（例えば、８００℃）、ボートを所定の位置に挿
入後、所望の酸化、拡散温度（１１００℃）に上げて行
なっている。また、ボートの挿入や引き出しの際、ボー
トローダ−のスピードを６〜１０ｍ／分でゆっくりと行
なって８１　　ウェハ内部に温度差が生じにくいように
している。しかし、この方法では、処理時間がかかる。

また、半導体装置の設計上、極く浅く拡散する場合は、
熱処理時間を短くする必要があるため、上記方法を用い
ることができないので、やむをえず急加熱や急冷却にし
なければならない。この場合、スリップの発生が多くな
るという問題がある。

また、エピタキシャル層成長においては、Ｓｉウェハ内
の温度差及び急激な温度変化を避けるために、昇温及び
降温の温度勾配をゆるくして行なっている。そのため、
エピタキシャル層成長に時間がかかる。また、最近のよ
うにＳｉ　　ウェハの口径が大口径になり、それにとも
なってＳｔ　　ウェハの厚みも厚くなっており、しかも
、減圧エピタキシャル装置では数十〜数百２／分のＨ２
，ガスを流すため、Ｓｉ　　ウェハの表面と裏面に温度
差が生じやすく、エピタキシャル成長方法によってスリ
ップの発生を防止することが困難になっている。

そこで、本発明の目的は、半導体基板周辺にカケやキズ
があっても、高温熱処理工程においてスリップが発生し
な、い構造を有する半導体基板を提供することである。

すなわち、本発明の半導体基板は、下記の構造を有して
いることを特徴とする。

Ｓｌ　　ウェハに発生するスリップは、前記にも述べた
ように、高温熱処理工程において、熱応力が、Ｓｉ　　
ウェハ周辺にあるカケやキズに集中し転位が発生し、そ
の点の応力が強まって結晶全体が変形し、ある結晶面方
位に直線的に伸びた結晶のずれ（段差）である。従来使
用されている８４　　ウェハには、裏面全体にラップ面
のような加工歪層を浅く形成したも、のはあるが、この
加工歪層によって吸収できるのは表面附近に潜在してい
る微少欠陥であり、高温熱処理工程の熱応力によって生
じるスリップを吸収することができない。なぜならば、
スリップは結晶全体の変形であるため、浅い加工歪層で
は、吸収しきれないからである。

そこで、本発明にかかるＳｉ　　ウェハは、８１　　ウ
ェハの周辺に沿って、周縁部にたとえば一様な幅及び深
さを有する深い加工歪層あるいは凹部を形成した構造を
有している。このような構造にすることによって、Ｓｔ
　　ウェハ周辺のカケやキズに熱応力が集中しても、周
囲に形成した加工歪層あるいは凹部によって分散吸収さ
れ、その加工歪層あるいは凹部よりＳｉ　　ウェハ内に
スリップが発生することがない。

以下、本発明を実施例に従って説明する。

本発明のＳｔ　　ウェハは、第２図（、）に示すように
、Ｓｌ　　ウェハ３の周縁部に、周辺に沿って、周辺よ
り敷部以内に一様な幅及び深さを有する加工歪層あるい
は凹部４を形成したものである。なお、加工歪層あるい
は凹部は、周辺よシ何■でも効果はあるが、加工歪層あ
るいは凹部を形成した領域より外周領域には、積層欠陥
等の欠陥ができるので周辺より６ｗａ以内にした方がよ
り多くの単導体装置を作ることができる。

第２図（ｂ）〜（１）に本発明の実施例Ｓｔ　　ウェハ
の断面構造を示す。

第２図（ロ）は、Ｓｌ　　ウェハ３め表面６の周縁部に
、周辺に沿って、周辺より敷部入った位置に一様な幅及
び深さを有する凹部７を形成したものである。

第２図（Ｃ）は、第２図（ロ）と同様に、Ｓｌ　　ウェ
ハ３の裏面６に凹部１を形成したものである。

第２図（ｄ）は、Ｓｔ　　ウェハ３の表面５の周縁部に
、７　・、−゛ 周辺に沿って、周辺より数膿入った位置に一様な幅及び
深さを有する加工歪層８を形成したものである。第２図
（−）は、第２図（ｄ）と同様に、Ｓｌ　　ウェハ３の
裏面ｅに加工歪層８′を形成したものである。

第２図（ｆ）は、第２図（ｄ）　ｔ　（ｅ）と同様に、
表面６から裏面６にかけて加工歪層８“を形成したもの
である。

第２図（ｑ）は、Ｓｌ　　ウェハ３の表面６の周縁部に
、周辺に沿って、周辺より数■入った位置まで全領域に
一様な幅及び深さを有する加工歪層９を形成したもので
ある。第２図（ｈ）は、第２図（ａ）と同様に、Ｓｔ　
　ウェハ３の裏面６に加工歪層９′を形成したものであ
る。。

第２図（ｉ）は、第２図（ＣＩ）　、　（ｈ）と同様に
、表面６から裏面６にかけて加工歪層９“を形成したも
のである。

なお、第２図伽）　、　（ａ）　ｐ　（ｄ）　ｔ　（ｅ
）　ｔ　（ｑ）　ｐ　（ｈ）では、片面しか凹部あるい
は加工歪層を入れていないが両面に入れてもよい。また
、本実施例では、凹部あるいは加工歪層を周縁部に一重
円しか形成していないが、同心円状に２重円、３重円に
形成しても良く、多く四部あるいは加工歪層を形成して
いるほど、効果が大きい。また、凹部と加工歪層を例え
ば第２図（Ｃ）と（ｑ）を併用しても良い。

壕だ、本実施例では、裏面全体に浅い加工歪層を形成し
ていないが、第３図に示せように、Ｓ１ウエハ３の裏面
６全体に浅い加工歪層１０が形成してあっても良く、加
工歪層１ｏよりも深い凹部１１または第２図（ｂ）〜（
ｉ）に示す凹部あるいは加工歪層を形成すれば効果はあ
る。Ｓｔ　　ウニ八周縁部に入れる凹部あるいは加工歪
層は深さが深いほど効岑が大きいが、凹部の場合、あま
り深すぎるとＳｔ　　ウェハ周辺の強度が弱くなるので
、Ｓｉ　　ウェハの厚みの％以内が良い。

凹部あるいは加工歪層の形成方歩としては以下のような
方法がある。

（１）弗酸と硝酸−合液のようなエツチング液によるウ
ェットエッチ方式。

＠）スパッタエッチ、プラズマエッチのようなドライエ
ッチ方式。

９−１−シ （３）レーザー光を用いて行なうレーザー加工方式。

（４）ダイヤモンドペンなどによって機械′的に凹部を
形成する方式。

（６）イオン注入方式。

（６）サンドラスト方式。

（７）機械的に加工歪層を入れる方式。

その他、一様な幅及び深さで加工歪層あるい昧凹部を形
成することができる方法なら、どのような方法でも良い
。

以上のように、本発明によれば、Ｓｌ　　ウェハの周縁
部に一様な幅及び深さを有する凹部あるいは加工歪層を
形成しておくことによって、例えば、第４図に示すよう
に８１　　ウェハ３の周縁部に形成した凹部１２で、高
温熱処理工程の熱応力によって生じたスリップ１３は分
散吸収され、凹部１２よシ内部のＳｌ　　ウェハ３上に
はスリップが発生しない。また、Ｓｌ　　ウェハ周辺に
、第２図（９）〜（ｉ）のような加工歪層があれば、Ｓ
ｌ　　ウェハ周辺のカケやキズに熱応力が集中しないの
でスリップは発生１０ベーン・ しない。すなわち、スリップはＳｔ　　ウェハ周辺にあ
るカケやキズに熱応力が集中し、ある結晶面方位に応力
が加わり、結晶がずれるために一生する。

そのため、本発明のように凹部や加工歪層が入っている
と、その部分の結晶の結合がきれていたりくずれていた
りするので、ある結晶面方位に応力が加ってもその部分
で分散されたり吸収されたシすることになり、それ以上
スリップが結晶面方位に沿って内部に伸びることがない
。

【図面の簡単な説明】

第１図は従来の半導体基板におけるスリップの発生状態
の一例を示す図、第２図（、）は本発明の半導体基板の
一実施例の表面構造図、第２図（ｂ）〜（１）は、本発
明の他の実施例の半導体基板の断面構造図、第３図は本
発明の半導体基板のさらに他の実施例の断面構造図、第
４図は本発明の半導体基板を用いた場合のスリップの発
生状態の一例を示す図である。 １２・…・・凹部、８．８’、８“、９．９’、９”、
１０・・・・・・加工歪層。 代理人の氏名　弁理士　中　尾　敏　男　はが１名第１
図 第２図 ｓ２ｒＩＩ 第３図 第　４　図 手続補正書 昭和！７年　２月　ｔＰａ 特許庁長官殿 １事件の表示 昭和６６年特許願第１７４２８１　　号２発明の名称 半導体基板 ３補正をする者 特　　許　　出　　願　　人 住　所　　大阪府門真市大字門真１００６番地名　称　
（５８２）松下電器産業株式会社代表者　　　　山　　
下　　俊　　彦 ４代理人　〒５７１ 住　所　　大阪府門真市大字門真１００６番地松下電器
産業株式会社内 明　　　細　　　書 ２、特許請求の範囲 （１）半導体基板において、周辺部に欠陥阻止部が円弧
状に形成されていることを特徴とする半導体基板。 し）欠陥阻止部が、連続的あるいは断続的に形成されて
いることを特徴とする特許請求の範囲第１項に記載する
半導体基板。 （３）欠陥阻止部が、片面あるいは両面に形成されてい
ることを特徴とする特許請求の範囲第１項に記載する半
導体基板。 （４）欠陥阻止部が、凹部あるいは加工歪層の少なくと
も一方から成ることを特徴とする特許請求の範囲第１項
に記載する半導体基板。 （６）半導体基板の周辺部に欠陥阻止部を円弧状に形成
した後、前記半導体基板を熱処理を含む工程で加工処理
を行なうことを特徴とする半導体装置の製造方法。 ３、発明の詳細な説明 本発明は、半導体基板およびそれを用いた半導体装置の
製造方法に関する。 半導体装置の製造において、半導体基板（Ｓｔ務エバ）
は、多くの高温熱処理工程を終る。例えば、酸化工程、
拡散工程、エピタキシャル層成長工程等がある。これら
の高温熱処理工程において、ｓｉつ□エバ内部に温度差
が生じる。例えば、酸化。 拡散に用いる電気炉のような温度分布の良い炉を用いて
もウェハの挿入や引き出しの際に結晶内やウェハの中心
部と周辺部に温度差を生じる。また、エピタキシャル層
成長では、８ｉウエハの表面と裏面に温度差が生じる。 このとき、ｓｉウウェ・周辺にカケやキズがあると、結
晶全体の熱応力がカケやキズに集中し転位が発生する。 そして、転位の発生によって結晶が変形するとさらにそ
の点の応力が強まって第１図の如く、Ｓ１ウエノ・１の
周辺部から内部にむかってスリップ２が形成される。 このスリップが発生すると、Ｓｔウニ八衣表面段差が生
じるため、パターンの転写工程上好ましくなく、また、
拡散等において異常拡散がおこった９、特性のリーク発
生原因となシ著しく歩留シを低下させる。 従来、スリップの発生を防止するために、Ｓ１ウエハの
周辺すなわち縁部のカケやキズの影響ヲ取り除くため、
１０〜７０μｍに及ぶ面とりエツチングを行っている。 しかし、これでも十分でなく、よく知られているように
、かなり注意して熱処理などの操作を行っても、スリッ
プが周辺に入り易い。このため一般に周辺部に位置する
半導体素子の特性は悪く、歩留りも非常に悪い。 一般に１、スリップ発生防止は高温熱処理工程における
熱処理方法を改善することによっても防止することがア
きる。例えば、酸化、拡散においては、ボートの挿入や
取シ出しの際、電気炉の温度を低くして゛おいて（例え
ｈ、ａｏｏ℃）、ボートを所定の位置に挿入後ご所望の
酸化、拡散温度（１１００℃）に上げて行なっている。 また、ボートの挿入や引き出しの際、ボートローダ−の
スピードを６〜１０儒／分でゆっ〈シと行なってＳｔウ
ウェ内部に温度差が生じにくいようにしている。しかし
、この方法では、処理時間がかかる。 また、半導体装置の設計上、極ぐ浅く拡散する場合は、
熱処理時間を短くする必要があるため、上記方法を用い
ることができないので、やむをえず急加熱や急冷却にし
なければならない。この場合、スリップの発生が多くな
るという問題がある。 また、エピタキシャル層成長においては、Ｓｉウェハ内
の温度差及び急激な温度変化を避けるために、昇温およ
び降温の温度勾配をゆるくして行なっている。そのため
、エピタキシャル層成長に時間がかかる。また、最近の
ように８ｉウエハの口径が大口径になシ、それにと８な
って１９ｉ　ウェハの厚みも厚くなっ、ており、しかも
、減圧エピタキシャル装置では数十〜数百Ｑ／分のＨ２
ガスを流すため、Ｓｉウェハの表面と裏面に温度差が生
′　　□・−１ じやすく、エピタキシャル成長方法によってスリップの
発生を防止することが困難になっている。 また、このような工夫をしても、転位やスリップなどの
欠陥の発生は幾分生じ、製造ラインで繰シ返される熱処
理によるスリ、プが重なって、かなり多くのスリップが
最終的に生じているのが観察される。このため、上述し
たように周辺部での歩留りは悪く、この改善が望まれて
いた。 そこで、本発明の目的は、半導体基板周辺にカケやキズ
があっても、高温熱処理工程において転位やスリップな
どの欠陥が発生しない構造を有する半導体基板およびそ
れを用いた半導体装置の製造方法を提供することである
。 すなわち、本発明に係る半導体基板は、下記の構造を有
していることを特徴とする。 すなわち・本発明に係る８”　ウ”パター・　８”ウェ
ハの周辺部にほぼ周辺に沿って深い加工歪層あるいは凹
部などの欠陥阻止部が形成された構造を有している。こ
のような構造にすることによりて、ｓｉ　ウェハ周辺の
カケやキズに熱応力が集中しても、周囲に形成した加工
歪層娶るいは凹部などの欠隔阻止部によって分散吸収さ
れ、その加工歪層あるいは凹部などの欠陥阻止部よりＳ
ｔウウェ内にスリ、プが発生することがない。しかも、
加えられた凹部や加工歪層から内部に向はスリップが発
生１ないことが確められた。 以下、本発明を実施例にしたがって説明する。 本発明の８１ウエハは、第２図（ａ）に示すように、・
８ｉ　ウェハ３の周辺に、周辺に沿って、周辺よシ数騙
以内に一様な幅および深さを有する加工歪層あるいは凹
部などの欠陥阻止部４を形成したものである。なお、加
工歪層あるいは凹部は、周辺よシ何・襲でも効果はある
が、加工歪層あるいは凹部を形成した領域よシ外周領域
には、積層欠陥等の欠陥ができるので周辺よｐｓｗ以内
にした方がより多くの半導体装置を作ることができる。 第２図Φ）〜（ｉ）に本発明の実施例の断面構造を示す
。 第２図（ロ）は８１ウニ／Ｓ３の表面６の周辺部に、周
辺に沿って、周辺より数１入った位置に一様な幅および
深さを有する凹部７を形成したものである。 第２図（０）は第２図伽）と同様に、８ｉウエノ・３の
７　　　・ 裏面６に凹部７′を形成したものである。 第２図（ｄ）は、８１ウニ／Ｓ３の表面６の周辺部に、
周辺に沿って、周辺よ及数箇入った位置に一様な幅およ
び深姑を有する加工歪層８を形成したものである。第２
図（ｅ）は、第２図（ロ）と同様に、Ｓｔ　ウェハ３の
裏面６に加工歪層８′を形成したものである。 第２図（１）は、第２図（ｄ）　、　（ｅ）と同様に、
表面６から裏面６にかけて加工歪層ｉを形成したもので
ある。 第２図（（Ｊ）は、Ｓ１ウエノ・３の表面６の周辺部に
、周辺に沿って、周辺より数襲入りた位置まで全領域に
一様な幅および深さを有する加工歪層９を形成したもの
である。第２図色）は、第２図（φと同様に、８ｉウエ
ハ３の裏面６に加工歪層ｄを形成したものである。 第２図（ｉ、）は、第２図（４，、、＊　、？ｌ）と同
、様に、表面６から裏面６にかけて加工歪層ｄを形成し
たものである。以上、第２図（ロ）、（Ｃ）で説明した
凹部７，７′は■字状溝となっているが、第２図（ｑ）
の加工歪層ｅ。 同様の効果が得られることは云うまでもない。 なお、第２図（ロ）、　（（り　、　（ｃｔ）　＊　（
ｅ）　＃　（ｑ）、（ロ）では、片面しか凹部あるいは
加工歪層を入れていないが両面に入れてもよい。また、
本実施例では、凹部あるいは加工歪層を周辺部に一重円
しか形成していないが、同心円状に２重円、３重円に形
成しても良く、凹部あるいは加工歪層を多く、形成して
いるほど、効果が大きい。また、凹部と加工歪層を例え
ば第２１１（ｃｔ）と（ｑ）を併用しても良い。 また、本実施例では、裏面全体に浅い加工歪層を形成し
ていないが、第３図に示すように、＋３ｉウエハ３の裏
面６全体に浅い加工歪層１０が形成してあっても良く、
加工歪層１ｏよりも深い凹部１１または第２図勢）〜（
１）に示す凹部あるいは加工歪層を形成すれば効果はあ
る。＋３ｉウエノ・周辺部に入れる凹部あるーは加工歪
層は、深さが深いは：；。 ど効果が大きいが、凹部の場合、あまシ深すぎるとＳｌ
　ウェハ周辺の強度が弱くなるので、Ｓｉウェハの厚み
の棒以内が良い。 凹部の形成方法としては以下のような方法がある。 １）弗酸と硝酸の混合液のようなエツチング液によるウ
ェットエッチ方式 ２）スパッタエッチ、プラズマエッチのようなドライエ
ッチ方式 ３）レーザー光を用いて行なうレーザー加工方式 ４）ダイヤモンドペンなどによって機械的に凹部を形成
するスクライプ方式 次に、加工歪層の形成方法としては以下のような方法が
ある。 １）イオン注入方式 ２）サンドブラスト方式 ３）レーザー加工方法 ４）ダイヤモンドベンなどによって機械的に加工歪層を
形成するスクライプ方式 その他、一様な幅および深さで加工歪層あるいは凹部を
形成することができる方法なら、どのよＮな方法でも良
い。 また、加工歪層あるいは凹部などの欠陥阻止部は、第２
図−）〜（ｉ）の断面構造で、Ｓｉウェハの周辺部にほ
ぼ周辺に沿って連続的に形成さ−れているほど効果は大
きい。しかし、欠陥阻止部がＳｉウェハの周辺部にほぼ
周辺に沿って継続的に形成されていても効果はある。 本発明の骨子である凹部あるいは加工歪層を形成する工
程は、最初の熱処理が入る工程よシ前にあることが望ま
しい。しかし、機械的方法、サンドブラスト法、レーザ
法などのように、くずや、破片が発生する恐れのある方
法を使用するにあたっては、エツチングなどのクリ−リ
ングをかねた工程より以前にあることが特に、工程の短
絡化などを考えれば合理的である。特に、半導体基板表
面の最終のポリシエ工程の次に凹部あるいは加工歪層の
形成を行なった後に、表面仕上エツチング工程を行なう
ことが望ましい。 次に、本発明は従来よシ行われている基板の裏面全体に
浅い加工層を形成するいわゆるバックサイドダメッジと
は基本的に異なっていることをつけ加えておく′。 例えば、サンドブラストなどによって裏面全面に薄い歪
を加える方法がある。この方法によれば、熱処理などで
生ずる積層欠陥の発生を抑制するなどの効果が認められ
ているが、全面に歪が入っているためか、周辺よシ発生
するスリップを防止する力はなく、中心部近くまでスリ
ップが入ってぐるのが認められている。 次に限定的でない実施例を挙げる。 実施例１ 第４図に示すように、８ｉウエノ・３の周縁部に四部１
２を形成していると、高温熱処理工程の熱応力によって
生じたスリップ１３は、凹部１２に分散吸収され、凹部
１２よジ内部のＳ１ウニ・・３上にはスリップが発生し
ない。また、Ｓｉウウェ・周辺に第２図Ｃｑ＞〜（６）
のような加工歪層があれば、１９ｉウニ八周辺のカケ畢
キズに熱応力が集中しないのでスリップは発生□１しな
い。 実施例２ 各種のバックサイドダメッヂの入っている８１（１１１
）面をもつ基板〕づつ購入し、スリップ発生テストを行
なった。 熱処理条件は、乾燥酸素の流れている１１００℃に保持
した電気部へ、室温よシ、３０秒で内部に入れ、３分保
持後、同じ３０秒かけて取り出す操作を５度繰シ返した
。その結果、スリップの発生にやや差のあるものの、多
数のスリップが発生していた。 また（１１１）面を有する購入ウェハにエビ成長させた
成長条件は、スリップの出やすい次の条件である。 ａ）サセプタの抵抗加熱方式 ｂ）　　室温からプレヒートまでの温度勾配置５０℃／
分 Ｃ）ブレヒートから成長温度までの温度勾配３０℃／分 ｄ）成長温度かｌら″：室温までの温度勾配置５０℃／
分 やはり、多かれ少なかれスリップの発生と内部への伸長
が目立った◎ しかし、上記ウェハの裏面に本発明に係る欠陥阻止部を
次に示すような方法で各種の凹部や加工歪層を形成した
後、上記に示す熱処理あるいはエビ成長を行った所、第
４図に示すようにスリップの内部への伸長は防止されて
いた。 処理条件 １２　弗硝酸によるエツチング ＩＦ　　；　　ＨＮＯ３＝１　　二　３０１０分間エッ
チ、１０μｍ程度エツチ ング ２）ドライエツチング ＣＦ２０ｆｆ２ガスによる反応性スパッタエッチ、４０
分間エッチ、７μｍ程度エツチング ３）レーザ加工 ３ＱＷルビーパルスレーザ、５μｍスポット径、約１０
０Ｈｚ（り返しパルス。 ６ｏ鵡／　ｓｅａ送シ リダイヤモンドポイント ２５９加圧、モーター回転駆動によシ送り２０鶏／　５
ｅｃ ６ン　イオン注入 ムｒ＋　１ｄ６／ｃａ　３ｏｏｋｅｖ 的　サンドブラスト方式 ％式％ ５ＫＧ／、Ｊ空気圧で周辺６分間処理 ７）ダイヤモンドカップ加工 カップエッヂで溝加工 １０μｍ深さに研削 ８２　　レーザ加工 ２０Ｗ、ムｒ　−ＣＷレーザ、１５μｍスポット径、１
０藝／ｓｅｃ送り 以上、説明した如く本発明によれば簡単な構成によ７７
）　８ｉ　　ウェハ周辺のカケやキズから発生するスリ
ップおよび転移を防止することができるので、その工業
的価値は高い。 ４、図面の簡単な説明 第１図は従来の半導体基板におけるスリップの１生状態
の一例を示す図、第２図（、）は本発明の半導体基板の
一実施例の表面構造を示す図、第２図（ｂ）〜（ｉ）は
本発明の実施例の半導体基板の断面構造図、第３図は本
発明の半導体基板の他実施例の断面構造図、第４図は本
発明の半導体基板を用いた場合のスリップの発生状態の
一例を示す上面図を示す。 ３・・・・・・Ｓｌウェハ、４・・・・・・凹部、ｓ・
・・・・・ウニ／−３の表面、６・・・・・・裏面、７
，７，１１．１２・・・・・・凹部、ａ、ｔｉ３．ｅ、
９’、ｏ；、１ｏ・・・・・・加工歪層。

Claims (3)

【特許請求の範囲】
1. （１）周縁部の周辺に沿って基！の片面あるいは両面上
   に凹部あるいは加工歪層が形成されていることを特徴と
   する半導体基板。
2. （２）凹部および加工歪層の両方が形成されていること
   を特徴とする特許請求の範囲第１項に記載の半導体基板
   。
3. （３）凹部が一様な幅および深さを有してなることを特
   徴とする特許請求の範囲第１項に記載の半導体基板。