JPS63220573A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS63220573A JPS63220573A JP5461787A JP5461787A JPS63220573A JP S63220573 A JPS63220573 A JP S63220573A JP 5461787 A JP5461787 A JP 5461787A JP 5461787 A JP5461787 A JP 5461787A JP S63220573 A JPS63220573 A JP S63220573A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- mos field
- integrated circuit
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000005669 field effect Effects 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 230000035515 penetration Effects 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置、特ＫＭＯＳ型集積回路装
置のソース・ドレイン間の分離に関する。
置のソース・ドレイン間の分離に関する。
第２図は従来の半導体集積回路装置の断面図を表わした
ものである。図において１はＰ型シリコン基板、３，３
ＩはＭＯＳ型電界効果トランジスタのソース・ドレイン
領域である。４はＬＯＧＯ８によるフィールド酸化膜、
５はゲート酸化膜、６は多結晶シリコンゲート、７はチ
ャンネル領域である。
ものである。図において１はＰ型シリコン基板、３，３
ＩはＭＯＳ型電界効果トランジスタのソース・ドレイン
領域である。４はＬＯＧＯ８によるフィールド酸化膜、
５はゲート酸化膜、６は多結晶シリコンゲート、７はチ
ャンネル領域である。
上述した従来の半導体集積回路装置の場合、ショートチ
ャンネル化した場合、いくつかの不具合が生じるという
問題がある。例えばショートチャンネル化した場合、ソ
ース・ド（７４７間は必然的に狭くなり耐圧が下がる。
ャンネル化した場合、いくつかの不具合が生じるという
問題がある。例えばショートチャンネル化した場合、ソ
ース・ド（７４７間は必然的に狭くなり耐圧が下がる。
そこで耐圧を下げないようにソース・ドレイン間の不純
物濃度を、上げると基板との容量が大きくなる。また、
ショートチャンネル化に伴なってソース・ドレイン領域
が浅くなるために拡散層抵抗が大きくなるといった欠点
がある。
物濃度を、上げると基板との容量が大きくなる。また、
ショートチャンネル化に伴なってソース・ドレイン領域
が浅くなるために拡散層抵抗が大きくなるといった欠点
がある。
本発明の半導体集積回路装置は、半導体基板上に形成さ
れたＭＯＳ型電界効果トランジスターにおいて前記Ｍ（
−）Ｓ ｍ電界効果トランジスターのチャンネル領域直
下に絶縁領域を設けたことを特徴とするものである。
れたＭＯＳ型電界効果トランジスターにおいて前記Ｍ（
−）Ｓ ｍ電界効果トランジスターのチャンネル領域直
下に絶縁領域を設けたことを特徴とするものである。
本発明を適用した半導体集積同装置の実施例をその工程
順に従って示す。
順に従って示す。
第３図に示すようにＰ型シリコン基板１０表面から内部
に向けて深さ４μｍの溝２を形成した後１０００℃の熱
酸化及びＣＶＤ法による５ｉｎ２の酸化膜によシ溝を埋
め平坦化した後シリコン基板表面が出るまでプラズマエ
ツチング方式か又はウェットエツチング方式でエツチン
グを行なう。
に向けて深さ４μｍの溝２を形成した後１０００℃の熱
酸化及びＣＶＤ法による５ｉｎ２の酸化膜によシ溝を埋
め平坦化した後シリコン基板表面が出るまでプラズマエ
ツチング方式か又はウェットエツチング方式でエツチン
グを行なう。
次に第４図に示すように半導体表面に均一に多結晶シリ
コンを３００Ｘ、成長させさらにレーザーアニール法に
より単結晶化を行なう。その後単結晶化されたシリコン
８の表面を２００Ａ熱酸化を行なう。
コンを３００Ｘ、成長させさらにレーザーアニール法に
より単結晶化を行なう。その後単結晶化されたシリコン
８の表面を２００Ａ熱酸化を行なう。
次に第５図に示すようにＬＯＣＯ８法により窒化膜をマ
スクとして素子間分離用のフィールド酸化膜４を形成す
る。その後ＭＯＳ型電界効果トランジスタのしきい値電
圧を考慮してＰ型の不純物（例えばＢ＋）のイオン注入
を行なう。
スクとして素子間分離用のフィールド酸化膜４を形成す
る。その後ＭＯＳ型電界効果トランジスタのしきい値電
圧を考慮してＰ型の不純物（例えばＢ＋）のイオン注入
を行なう。
次に第１図に示すように多結晶シリコンをｚｏｏｏ！成
長させパターニングを行ないゲート６を形成した後この
ゲート６及びフィールド酸化膜４をマスク処して全面に
Ｎ型不純物（例えばＡｓ）をイオン注入することにより
Ｖ領域３，３■が形成される。
長させパターニングを行ないゲート６を形成した後この
ゲート６及びフィールド酸化膜４をマスク処して全面に
Ｎ型不純物（例えばＡｓ）をイオン注入することにより
Ｖ領域３，３■が形成される。
〔実施例２〕
第６図から第９図は実施例２をその工程順に従って示し
たものである。
たものである。
第６図に示すようにＰ型シリコン基板９の表面に選択的
に５ｉｎ２の酸化膜１０を１０００１形成する。
に５ｉｎ２の酸化膜１０を１０００１形成する。
これは１０００℃の熱酸化によって行なう。次に第７図
に示すように半導体表面に均一に多結晶シリコンをａｏ
ｏｆ成長させ、さらにレーザーアニール法により単結晶
化を行なう。その後単結晶化されたシリコン１１の表面
を２００λ熱酸化膜１２を形成する。
に示すように半導体表面に均一に多結晶シリコンをａｏ
ｏｆ成長させ、さらにレーザーアニール法により単結晶
化を行なう。その後単結晶化されたシリコン１１の表面
を２００λ熱酸化膜１２を形成する。
次に８図に示す様にＬＯＣＯ８法により窒化膜ＳｉＮを
マスクとして素子間分離用のフィールド酸化膜１３を形
成する。その後ＭＯＳ型電界効果トランジスタのしきい
値電圧を考慮してＰ型の不純物（例えばＢ＋）のイオン
注入を行なう。
マスクとして素子間分離用のフィールド酸化膜１３を形
成する。その後ＭＯＳ型電界効果トランジスタのしきい
値電圧を考慮してＰ型の不純物（例えばＢ＋）のイオン
注入を行なう。
次に第９図に示すように多結晶シリコンを２００ＯＡ成
長させバターニングを行ないゲート１４を形成した後こ
のゲート１４及びフィールド酸化膜１３をマスクにして
全面にＮ型不純物（例えばＡｓ）をイオン注入すること
によりＶ領域１５，１５’が形成される。
長させバターニングを行ないゲート１４を形成した後こ
のゲート１４及びフィールド酸化膜１３をマスクにして
全面にＮ型不純物（例えばＡｓ）をイオン注入すること
によりＶ領域１５，１５’が形成される。
以上説明したように本発明はＭＯＳ型電界効果トランジ
スタのソース・ドレイン間の空え層の広がりをおさえる
為耐圧低下を防ぐことができるだけでなく、チャンネル
直下の絶縁膜はソース・ドレイン部を深くした際の側部
方向の浸透のストッパーとしての効果がある。
スタのソース・ドレイン間の空え層の広がりをおさえる
為耐圧低下を防ぐことができるだけでなく、チャンネル
直下の絶縁膜はソース・ドレイン部を深くした際の側部
方向の浸透のストッパーとしての効果がある。
第１図は本発明を実施した半導体集積回路装置の断面図
、第２図は従来の半導体集積回路装置の断面図、第３図
から第５図は本発明の第１の実施例を工程順に示したも
のである。第６図から第９図は本発明の第２の実施例を
工程順に示したものである。 １．９・・・・・・Ｐｆｉシリコン基板、２・・・・・
・ドレイン・ソース間の空乏層の広がりをおさえる為の
溝型絶縁領域、３．３’、 １５．１５’・・・・・・
−一領域、４，１３・・・・・・フィールド酸化膜、５
．１２・・・・・・ゲート酸化膜、６゜１４・・・・・
・多結晶シリコンゲート、７．１６・・・・・・チャン
ネル領域、８，１１・・・・・・単結晶化されたシリコ
ン領域、１０・・・・・・チャンネル領域直下の酸化膜
。 ６一
、第２図は従来の半導体集積回路装置の断面図、第３図
から第５図は本発明の第１の実施例を工程順に示したも
のである。第６図から第９図は本発明の第２の実施例を
工程順に示したものである。 １．９・・・・・・Ｐｆｉシリコン基板、２・・・・・
・ドレイン・ソース間の空乏層の広がりをおさえる為の
溝型絶縁領域、３．３’、 １５．１５’・・・・・・
−一領域、４，１３・・・・・・フィールド酸化膜、５
．１２・・・・・・ゲート酸化膜、６゜１４・・・・・
・多結晶シリコンゲート、７．１６・・・・・・チャン
ネル領域、８，１１・・・・・・単結晶化されたシリコ
ン領域、１０・・・・・・チャンネル領域直下の酸化膜
。 ６一
Claims (1)
- 半導体基板上に形成されたＭＯＳ型電界効果トランジス
タにおいて前記ＭＯＳ型電界効果トランジスターのチャ
ンネル領域直下に絶縁領域を設けたことを特徴とする半
導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5461787A JPS63220573A (ja) | 1987-03-09 | 1987-03-09 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5461787A JPS63220573A (ja) | 1987-03-09 | 1987-03-09 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63220573A true JPS63220573A (ja) | 1988-09-13 |
Family
ID=12975699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5461787A Pending JPS63220573A (ja) | 1987-03-09 | 1987-03-09 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63220573A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55148464A (en) * | 1979-05-08 | 1980-11-19 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Mos semiconductor device and its manufacture |
| JPS59149059A (ja) * | 1983-02-16 | 1984-08-25 | Nec Corp | Ｍｉｓトランジスタ及びその製造方法 |
| JPS61290765A (ja) * | 1985-06-19 | 1986-12-20 | Hitachi Ltd | 半導体装置とその製造方法 |
-
1987
- 1987-03-09 JP JP5461787A patent/JPS63220573A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55148464A (en) * | 1979-05-08 | 1980-11-19 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Mos semiconductor device and its manufacture |
| JPS59149059A (ja) * | 1983-02-16 | 1984-08-25 | Nec Corp | Ｍｉｓトランジスタ及びその製造方法 |
| JPS61290765A (ja) * | 1985-06-19 | 1986-12-20 | Hitachi Ltd | 半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000082812A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JPH05326952A (ja) | 半導体装置およびその製造方法 | |
| JPS62226667A (ja) | 半導体装置およびその製造方法 | |
| JPH0621468A (ja) | 絶縁ゲート型半導体装置 | |
| JPH09129868A (ja) | 半導体装置及びその製造方法 | |
| JPH01264262A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| US4054989A (en) | High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same | |
| JP2543416B2 (ja) | 半導体装置 | |
| JPS63220573A (ja) | 半導体集積回路装置 | |
| JPH0750418A (ja) | 半導体装置の製造方法 | |
| JP3071615B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04356966A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPH0491481A (ja) | Ｍｉｓ電界効果トランジスタ | |
| JPS6057661A (ja) | 半導体装置 | |
| JPH11330464A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JPS62123736A (ja) | 半導体装置 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JPS60198863A (ja) | Ｍｉｓトランジスタ及びその製造方法 | |
| JPS6381859A (ja) | Ｍｉｓ電界効果トランジスタの製造方法 | |
| JPS62159468A (ja) | 半導体装置 | |
| US20030216005A1 (en) | Method for forming transistor of semiconductor device | |
| JPS61125165A (ja) | 半導体装置の製造方法 | |
| JPH0621461A (ja) | 薄膜トランジスタ | |
| JPS62165364A (ja) | 半導体装置 | |
| JP2705583B2 (ja) | 半導体装置の製造方法 |