JPS6321931B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、各々が回路の不良（エラー）を指示
する標識的出力端子をもつ自己のエラー検出手段
を具えたｎ個の監視（モニタ）すべき回路を有す
る電子装置の動作をモニタする装置に関するもの
である。本装置は、上記端子に接続され、上記端
子のどれかがエラーを示していることを指示する
エラー指示手段と、エラー模擬（シミユレーシヨ
ン）動作において上記端子を順次エラー状態にし
て模擬エラーを作るエラー模擬手段とを有する。 本発明は、コンピユータやデジタル変換器用の
タイムベース装置の如く極めて確実な動作が要求
される電子装置に適用できるものである。かよう
な電子装置は、このため大抵冗長な設計となつて
おり、多数の同一装置の多数決による出力信号を
供給している。更に、エラーをした装置のため余
り冗長度が減らないように、各装置の動作を連続
的に反復してモニタする必要がある。 上述のように、電子装置のモニタすべき複数の
回路にそれぞれエラー検出手段を設けることは、
既に知られている。これらのエラー検出手段は、
例えば、１つの回路の出力を対応する大多数信号
出力と比較する冗長な構成の論理比較器である。
比較信号間に相違があると、エラー検出手段は、
エラーを指示したり或いは同時にエラーの位置を
指示したりする。 このエラー検出手段をチエツクするためには、
エラーを模擬的に作る（シミユレートする）必要
がある。そして、故意にエラーを発生させ、エラ
ー検出手段及びエラー指示手段の応答を調べる必
要がある。 ｎ個（モニタすべき回路当たり１個）のエラー
をシユミレートするだけの装置は、エラー検出・
収集装置全体のモニタの一部に役立つにすぎな
い。 本発明の目的は、上述したモニタ装置を改良
し、電子装置のモニタ中にエラー模擬手段をもチ
エツクできるようにするにある。 本発明の基本的着想は、モニタすべきｎ個の回
路にそれぞれアドレスを割当てると共に、実在の
回路数より多い数のアドレスを作ることである。
実在する回路に対応するアドレスを指示したと
き、エラー検出手段したがつてエラー指示手段は
エラーを指示するようにし、逆の場合、すなわち
実在しない回路に対応するアドレスを指示したと
き、検出手段に反応しないようにする。 好ましくは、カウンタによつて与えられるアド
レスを対応回路に加える前にこれを２度変換し、
各変換は互いに他の逆とする。こうすると、「不
実在」アドレスを使用してシミユレーシヨン手段
（周期的アドレス・カウンタ）及び被モニタ回路
間でアドレス伝送中にエラーを発見することが容
易になる。 実際は、被モニタ回路はグループで配置され、
１グループの全回路は同じ回路基板上に配置され
ている。それゆえ、第２の変換は被モニタ回路の
近くで行うのがよく、変換関数は１グループ全体
の回路に対しては同一とし、他の回路基板上の他
の回路グループに対しては他の変換関数を用い
る。 以下、本発明の一実施例を示すブロツク図を参
照しながら、本発明を具体的に説明する。 図の実施例は、フランス特許第7714184号に記
載されたような高確実度冗長タイムベース装置に
使用することを意図したものであるが、本発明
は、エラーを検出し収集する手段をもつ電子装置
にすべて適用可能なものである。 この図は、モニタ装置及びエラー検出回路の構
成のみを示し、モニタされる装置そのものは示し
ていない。タイムベース装置では、例えば次の如
き基準値がモニタされる。 １ 供給電圧値 各供給電圧を比較器で閾値と比
較し、供給電圧が閾値と交差するときエラーと
する。シミユレーシヨンのためには、閾値のみ
を変えてエラーを発生すればよい。 ２ 発振周波数値 発振器の周波数を電圧に変換
し、その電圧を閾値と比較する。シミユレート
するには、閾値を変える。更に、クロツク周波
数を数個の閾値と比較し、クロツク周波数が標
準周波数に近いか又は離れているかを検出する
こともできる。こうすると、直ちに介入を要す
る重大なエラーか又は補正しようと思えば補正
できる軽微なエラーかの識別が可能である。 ３ 冗長回路間の不一致 全く同一の動作をすべ
き複数の回路がそうしなくなつたとき、各回路
の出力端の論理信号を排他的オアゲートを用い
て大多数信号と比較することにより、これを検
出できる。エラー・シミユレーシヨンのために
は、上記信号の一方又は他方のいずれかを反転
すればよい。 図には、エラー検出回路の２つのタイプを示し
てある。第１の回路基板２２には、第１のタイプ
のエラー検出回路が設けられている。これは、モ
ニタしている回路の出力とこれに対応する大多数
信号との間の不一致を検出するものである。第２
の回路基板２３には、電圧を閾値と比較する第２
のタイプのエラー検出回路が設けられている。こ
のタイプのエラー検出回路は、上述のように、電
源供給電圧自体又は周波数−電圧変換後の発振周
波数のいずれかのモニタに使用できる。各基板に
はただ１つのエラー検出回路のみを示したが、各
基板は複数のエラー検出回路を有する。以後、１
つの基板上の複数のエラー検出回路を１グループ
と呼ぶことにする。このグループは両タイプのエ
ラー検出回路を含むことがあり、エラー模擬動作
においては、後述のデコーダ１６又は１６′によ
つてそのグループ内の１つの回路が選択される。 基板２２上の第１タイプのエラー検出回路にお
いて、端子２は複数の冗長回路からの大多数論理
値を受け、端子１は上記回路の１つから対応する
論理値を受ける。これら２端子１及び２は排他的
オアゲート３に接続され、このゲート３の出力は
両入力が一致する時すなわちエラーがない時ゼロ
である。端子１及び排他的オアゲート３間にはア
ンドゲート４があり、これにより、例えば大多数
値を変えてエラーをシミユレートすることができ
る。 エラーが現われると、実在のエラーすなわち端
子１，２の信号間の不一致であれ、アンドゲート
４の出力を変えてシミユレートしたエラーであ
れ、排他的オアゲート３の出力端子２４の２進状
態が変わる。この状態の変化は、オアゲート１８
で表わすエラー指示手段及びエラー位置指示手段
２５を動作させる。エラー位置指示手段２５は、
被モニタ回路の上又は近くに設けた指示ランプで
もよく、或いはまた、２５′のような他の被モニ
タ回路の位置指示手段と共に中央指示板上に設け
てもよい。こうすると、操作者はエラーのある回
路基板を直ちに発見できる。位置指示手段は、例
えば緊急エラーに対しては警報を発することによ
り、緊急の介入を要するエラーとその他のエラー
とを区別して示すことができる。 回路基板２３上の第２タイプのエラー検出回路
は、２入力端子６及び７をもつ比較器５を有し、
一方の入力端子６は被モニタ電圧を受け、他方の
入力端子７は閾値電圧を受ける。入力端子７は、
２閾値電圧U₁及びU₂に接続されたセレクタ２９
の出力に接続される。このセレクタは、デコーダ
１６′の出力に接続された制御入力端子８に加え
られる信号によつて制御される。セレクタ２９
は、周知のどのタイプでもよく、例えばRCAや
モトローラ社などから4066Bの番号の下に販売さ
れているタイプでよい。制御入力端子８に加わる
信号により入力端子７に加わる閾値電圧が変わ
り、出力端子２４′にエラーを示す電圧が現われ
る。正常動作時、比較器５は、被モニタ電圧が臨
界閾値より低い間論理０信号を出す。 図に示す模擬手段には、共通部分と、各回路基
板上にありモニタされる各回路グループに固有の
部分とがある。共通部分は、各々６ビツトの半部
１０及び１１に分割された周期的（循環）カウン
タ９を有する。低いオーダー（下位）のビツトは
カウンタ半部１０から得られ、高にオーダー（上
位）のビツトは半部１１から得られる。下位６ビ
ツトは、６個１組の排他的オアゲート１２と単一
出力端子１４をもつデコーデイング・テーブル回
路１３の両方に並列に送られる。 モニタされる回路の各グループは、６個１組の
排他的オアゲート１５及びデコーダ１６を有す
る。このデコーダ１６は、それぞれがモニタされ
る回路の１つに対応する複数の出力端子１７を有
する。カウンタ９が第１タイプの或るエラー検出
回路に割当てられたアドレスを指示すると、対応
するデコーダ１６の出力端子１７に出力が現わ
れ、これがインバータ２８を介してアンドゲート
４を閉じ（オフとし）、当該回路におけるエラー
をシミユレートする。このエラーの存在は、エラ
ー信号出力端子２４，２４′，…の全部に接続さ
れたエラー指示オアゲート１８によつて指示さ
れ、オアゲート１８はエラーの存在を示す信号を
排他的オアゲート１９の一方の入力に印加する。
排他的オアゲート１９の他方の入力は、デコーデ
イング・テーブル回路１３の出力端子１４に接続
される。 各デコーダ１６，１６′は、それぞれ異なるア
ドレスすなわち複数の異なる被モニタ回路に対応
する複数の出力端子を有する。デコーダ１６には
カウンタ９の下位６ビツトに対応する一部のアド
レスのみを加え、そのアドレスの残部はデコーダ
して所要のデコーダをイネーブルする（動作させ
る）のに用いる。この目的のため、カウンタ９か
らの上位６ビツトをデマルチプレクサ（直並列変
換器）２０に加える。デマルチプレクサ２０は被
モニタ回路をもつ回路基板の数だけの出力端子を
有し、これらの出力端子には順次出力が現われ、
これらの出力は、デコーダ１６の入力端子２１の
ような各デコーダのイネーブル入力端子に加えら
れる。各デコーダ１６，１６′は、それぞれデマ
ルチプレクサ２０の対応出力端子に接続されたイ
ネーブル入力端子を有するが、図では乱雑を避け
るため１つ２１のみを示した。シミユレーシヨン
中の或る瞬間においては、ただ１つのデコーダの
み動作し、その出力端子１７を通じて一時にただ
１つの回路にエラーを発生する信号を送る。 シミユレーシヨン動作中、カウンタ９は、周期
的に循環してカウントし１回路基板上のエラー検
出回路の全部にエラーを発生させ、それから次の
回路基板上のエラー検出回路の全部にエラーを発
生させ、以下同様にしてエラーを発生させる。 デコーデイング・テーブル回路１３は、カウン
タ９から下位６ビツトを受け、下記のテーブル
（表）の16個の組合せのどれか１つがカウンタ９
の下位半部１０に現われると、その１ビツト出力
１４に論理信号を出す。これらの組合せは、エラ
ー検出回路の各グループにおけるモニタされる実
在回路のアドレスに対応するが、残りの48個の組
合せは実在回路に対応せず、以下これを「不実
在」アドレスということにする。こうすると、シ
ミユレーシヨン中２種類のチエツクが行える。第
１のチエツクはエラー検出回路及びエラー信号指
示手段の動作に関し、第２のチエツクは一連のシ
ミユレーシヨン動作自体に関するものである。カ
ウンタ９が実在アドレス例えば図示のようにデコ
ーダ１６の特定の出力端子１７に出力を現わすア
ドレスを指示する場合、対応する回路は、アンド
ゲート４によりエラー状態に置かれ、第１の論理
１信号を収集ゲート１８を経て排他的オアゲート
１９に送る。同時に、デコーデイング・テーブル
回路１３は、カウンタ９が下位半部１０において
実在アドレス（すなわち、テーブル中の組合せの
１つ）を指示していることを認め、第２の論理１
信号をゲート１９に与え、ゲート１９はこれに応
答して０の論理信号を出す。同様に、カウンタ９
が不実在アドレスを指示する場合、すなわち下位
半部がテーブルに存在しない48組合せの１つを指
示する場合、テーブル回路１３の出力１４とゲー
ト１８の出力の両方が論理０状態となり、したが
つて、排他的オアゲート１９の出力は同様に論理
０となる。

【表】

【表】 装置全体の誤動作は、排他的オアゲート１９へ
の信号入力を変えたとき排他的オアゲートが論理
１信号で応答することにより、指示される。こう
して、ゲート１９は比較器のような作用を行い、
２入力が一致しない場合メモリ素子３０の状態が
変化し、アンドゲート２６によりカウンタ９への
クロツクパルスＨの供給を自動的に停止する。こ
れにより、エラーの追跡が容易になる。或いは、
エラーが発生した時のカウント及び装置がカウン
トを続けたときのカウントを記録することができ
る。 若し模擬手段にエラーの虞れがないと仮定すれ
ば、アドレス数を実在回路に対応する数に減少
し、変換手段１２，１５によるアドレスの２度の
変換をしなくてもよいであろう。しかし、そうは
いえないので、下位６ビツトのアドレスを送る代
わりに同じアドレスの下位６ビツトと上位６ビツ
トの比較結果を送つている。そのアドレス変換
は、図にただ１つの排他的オアゲート１２で記号
的に示す６個１組の排他的オアゲートによつて行
う。 その逆変換は、各回路基板上の６個１組の排他
的オアゲート１５によつて行う。オアゲート１５
は、１組の入力端子に６ビツトの変換アドレスを
受け、他の組の入力端子に当該回路基板のアドレ
ス（すなわち、当該回路基板が選択された場合カ
ウンタ９の半部１１に示されるデータ）を受け
る。このデータはその回路基板に特有であるの
で、手段２７内に配線によつて与えられている。
２進代数学に従い、原アドレスが再び排他的オア
ゲート１５の出力に現われる。 変換法則（又は関数）は１回路基板と次の回路
基板とで異なる（カウンタ９の半部１１の内容が
異なる）ので、或るアドレスを回路基板に置くこ
とにより又は１６のように間違つたデコーダをイ
ネーブルすることにより発生されたエラーは、各
回路基板上で間違つた異なるアドレスのものを動
作させることになる。したがつて、これらのアド
レスの１つが48個の不実在アドレスのグループに
属し、正しいアドレスが実在アドレスのグループ
に属するとき、伝送エラーが直ぐ分かる。逆の場
合も同じである。 本発明は、エラー検出及びエラー指示手段をモ
ニタするだけでなく、一連のエラー模擬手段自体
をもチエツクするので、モニタ装置の動作確実度
を改善するものである。 なお、本発明は、冗長タイムベース装置の動作
のモニタに限らず、複数のエラー検出及び収集回
路をもつアナログ又はデジタルの電子装置に一般
に適用しうるものである。また、上述した装置に
種々の変形を行うことも可能である。グループ
は、それぞれ16個のエラー検出回路を有するもの
として説明したが、或る特定の回路基板上にエラ
ー検出回路が13個しかない場合、特別のデコード
されたアドレスを使用し、エラー収集手段のただ
１つの「エラー」入力を動作させることもでき
る。48個の不実在アドレスに対する16個の実在ア
ドレスの数も、設計の必要に応じて変更すること
が可能である。

【図面の簡単な説明】

図は、本発明の一実施例を示すブロツク図であ
る。 ９……法Ｎアドレス・カウンタ、１３……デコ
ーデイング・テーブル回路、１４……テーブル回
路１３の出力端子、１６，１６′……アドレス・
デコーデイング手段、１８……エラー指示手段、
１９……比較器、２４，２４′……エラー指示出
力端子。

Claims (1)

1. 【特許請求の範囲】 １ 各々がエラー指示出力端子をもつエラー検出
   回路を具えたｎ個のモニタすべき回路を有する電
   子装置の動作をモニタする装置において、 (a) 上記エラー指示出力端子に接続され、本物で
   あれシミユレートされたものであれ、エラー状
   態が上記エラー指示出力端子のどれかに存在す
   るときエラーを指示するように配設されたエラ
   ー指示手段と、 (b) 法（モジユロ）Ｎアドレス・カウンタ（ただ
   し、Ｎ＞ｎ）、 上記エラー指示出力端子に対応し、上記アド
   レス・カウンタが上記出力端子に対応するアド
   レスを指示するとき、シミユレートされたエラ
   ー状態を各エラー指示出力端子に与えるように
   これらエラー指示出力端子の状態を制御するア
   ドレス・デコーデイング手段、 及び、上記カウンタにより与えられるアドレ
   スを受けて１つのエラー指示出力端子に対応す
   る「実在」アドレスとどのエラー指示出力端子
   にも対応しない残りの「不実在」アドレスとを
   区別する２進出力信号を与えるように接続され
   たデコーデイング・テーブル回路を有するエラ
   ー模擬手段とを具え、 (c) 上記テーブル回路の２進出力は比較器の一方
   の入力に接続され、該比較器の他方の入力には
   上記エラー指示手段の出力が接続され、該比較
   器は上記エラー指示手段及び上記デコーデイン
   グ・テーブル回路からの信号が一致しないとき
   本当のエラーを示す信号を発生する、すなわ
   ち、「不実在」アドレスが与えられた場合にエ
   ラー指示手段がエラーを指示するか又は「実
   在」アドレスが与えられた場合に上記エラー指
   示手段がノー・エラーを指示するとき本当のエ
   ラーを示す信号を発生して、モニタされる回路
   又はモニタする装置自体の本当のエラーが検出
   されるように構成された電子装置の動作をモニ
   タする装置。 ２ 上記アドレス・カウンタに対応して設けら
   れ、上記アドレス・カウンタにより指示されるア
   ドレスを変換する手段と、モニタされる回路に対
   応して設けられ、上記アドレス・デコーデイング
   手段に加える前に上記変換されたアドレスを逆変
   換する手段とを有する特許請求の範囲１項記載の
   モニタ装置。 ３ モニタされる回路が回路のグループの形で配
   置され、上記変換の法則が回路のグループ毎に異
   なる特許請求の範囲２項記載のモニタ装置。 ４ 上記アドレス変換手段は、上記アドレス・カ
   ウンタにより指示されるアドレスの下位半部及び
   上位半部からそれぞれ取出されたビツトの対を入
   力して排他的オア動作を行い、これら変換された
   アドレスの下位半部を供給するように接続された
   第１の１組の排他的オアゲートを有し、 逆変換は、上記変換されたアドレスの下位半部
   についてモニタされる回路の各グループに対し第
   ２の１組の排他的オアゲートを用いて行い、該第
   ２の１組の排他的オアゲートは、変換された下位
   半部のアドレス・コードを受ける第１の１組の入
   力端子と、当該回路グループの特性コードを受け
   る第２の１組の入力端子とを有し、上記特性コー
   ドは、モニタ装置の正常動作時の上位半部のアド
   レス・コードと同一である特許請求の範囲３項記
   載のモニタ装置。