SU1594544A1 - Система дл контрол и диагностики цифровых узлов - Google Patents
Система дл контрол и диагностики цифровых узлов Download PDFInfo
- Publication number
- SU1594544A1 SU1594544A1 SU884491384A SU4491384A SU1594544A1 SU 1594544 A1 SU1594544 A1 SU 1594544A1 SU 884491384 A SU884491384 A SU 884491384A SU 4491384 A SU4491384 A SU 4491384A SU 1594544 A1 SU1594544 A1 SU 1594544A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- information
- block
- control
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Изобретение относитс к вычислительной технике, а именно к системам дл контрол и диагностики цифровых узлов в процессе их производства и ремонта. Целью изобретени вл етс повышение достоверности контрол за счет оперативного изменени частоты выдачи тестовых воздействий и повышение производительности системы при локализации сложных отказов цифровых узлов. Дл этого в систему, содержащую блок задани тестов и анализа реакций, блок управлени , регистр управлени , блок шинных формирователей, аналого-цифровой преобразователь и контактный зонд, введены блок пам ти тестовых воздействий, счетчик адреса, мультиплексор, блок синхронизации и параллельно-последовательный сигнатурный регистр. 1 з.п. ф-лы, 5 ил.
Description
Изобретение относитс к вычислительной технике, а именно к системам дл контрол и диагностики цифровых узлов в процессе их производства и ремонта.
Цель изобретени - повышение достоверности контрол за счет оперативного изменени частоты выдачи тестовых воздействий и повышение производительности системы при локализации сложных отказов . цифровых узлов.
На фиг. 1 представлена структурна схема системы; на фиг. 2 - функциональна схема блока синхронизации; на фиг. 3 - функциональна схема контактного зонда; на фиг. 4 - функциональна схема блока управлени ; на фиг. 5 - функциональна схема параллельно-последовательного сигнатурного анализатора.
Система дл контрол и диагностики цифровых узлов содержит (фиг. I) управл ющую микроЭВМ I типа «Электроника-60
с комплектом периферийного оборудовани (алфавитно-цифровое печатающее устройство , накопитель на гибких магнитных дисках ) и алфавитно-цифровой дисплей 2. образующие .блок задани тестов н анализа реакций , а также блок 3 управлени , регистр 4 управлени , блок 5 щинных формирователей , аналого-цифровой преобразователь 6, контактный зонд 7, провер емый узел 8, блок 9 пам ти тестовых воздействий, счетчик 10 адреса, мультиплексор 11, блок 12 синхронизации , параллельно-поеледорательный сигнатурный анализатор (регистр) 13.
Блок 12 синхронизации содержит (фиг. 2)
элемент И 14, RS-rpurrep 15, делитель 16
частоты, генератор 17 тактовых импул сс;в.
Контактный зонд 7 содержит (фиг. 3) амалоговый повторитель 18. формирователь 9
цифровых сигналов, резистор 20, первый 21
и второй 22 аналоговые ключи, элемент
НЕ 23.
сд со
сд
4i
Nl;
Управл юща микроЭВМ I типа «Элект- роника-60 предназначена дл подготовки, редактировани , ввода, хранени тестовых воздействий, эталонных сигнатур, моделей неисправностей, графов поиска неисправностей , управлени работой составных компонентов системы, диалога с пользователем, ;поиска по полученной сигнатуре и коду 1р жени соотпетствую1дей модели неисправ- 1НОСТИ, определени дальнейшего пути лока- |лизации точного местонахождени неисправ1НОСТИ . i Алфавитно-цифровой дисплей 2 типа 5- ИЭ-00-013 предназначен дл осуществлени диалогового режима работы между пользователем и системой..
; Блок 3 управлени (фиг. 4) обеспечн- :вает стандартный способ подключени сос- тавных компонентов системы к упранлнзд- мцей MHKpOv3BM типа «Электроника-бО, :Имею1цей интерфейс МПИ к синхронизацию обмена данными между ней и составными компонентами. Блок 3 содержит группу усилителей (формирователей). 24, узел 25 дешифрации адресов, триггеры 26-29, элементы И 30-33 и элемент ИЛИ-НЕ 34.
Параллельно-последовательный сигиа- турный регистр 13 (фиг. 5) содержит эле- :мент 2И-ИЛИ 35, сумматор 36 по модулю Д1ча триггер 37 и элемент И 38. Кроме того, регистр 13 содержит 15 однотипных чеек 39- :53 регистрового типа, причем кажда чейка ,включает первый элемент И 54, сумматор 55 по модулю два, триггер 56 и второй элемент И 57.
Параллельно-последовательный сигнатур- ньгй анализатор (регистр) 13 предназначен дл формировани результирующей сигнатуры откликов па подаваемые тестовые воздействи , поступающие с выходов провер емого узла в параллельный канал, либо с контролируемой точки схемы в последовательный канал. Он может быть реали- зован на базе нолузаказной СБИС KI515XMI-04G.
Система дл контрол и диагностики цифровых узлов РЭА, в состав которой входит управл юща микроЭВМ типа «Электро- ника-60 с комплектом пери4 ерийного оборудовани , функционирует под управлением специального программного обеспечени , состо щего из программы управлени системой и программ подготовки данных, необходимых дл работы с систе1йой. Управл юща программа представл ет собой диалоговую систему реального времени, предназначенную дл управлени аппаратным комплексом системы дл контрол и диагностики цифровых узлов. Она позвол ет в значительной степени автоматизировать процесс поиска и локализации отказов. В функции управл ющей программы входит: обеспече- ;1ие диалогового режима работы с пользователем; ввод и хранение набора тестовых
0
5
0
5
о
5
0
5
0
5
воздействий, - эталонных сигнатур, моделей неисправности, конфигурации контролируемого цифрового узла и графа поиска неисправностей в этом узле; управление работой составных компонентов системы при получении результирующих сигнатур и измерении напр жени в контролируемой точке схемы: определение по полученной параллель ной результирующей сигнатуре результата диагностировани узла, поиск по получаемым результирующим сигнатурам (послеао- вательной и параллельной) и йодам нап) - жени соответствующих моделей отказов; определение дальнейшего пути локализации точного местонахождени оТ каза в соот- ветствтии с существующим графом поиска неисправностей и конфигурации узла с указанием текущей контролируемой точки.
Управл юща программа реали.зована на зыке высокого уровн ПАСКАЛЬ, в среде операционной системы ОС ДВК дл микро- ЭВМ типа «Электроника-60. Использование зыка высокого уровн позвол ет сравнительно легко модифицировать и сопровождать разработанную программу, а также адаптировать ее под другой тип управл ющей микроэвм или операционной системы.
Система работает в двух режимах: обучени , предназначенного дл -получени эталонных значений сигнатур и моделей неисправностей при физическом моделировании наиболее характерных дл данного цифрового узла отказоц, и в режиме контрол и диагностики.
В режиме обучени пользователь с помощью управл ющей программы формирует файлы эталонных сигнатур и моделей неисправности дл провер емого цифрового узла. Это производитс один раз дл каждого вида контролируемого цифрового узла и по существу вл етс перенастройкой и адаптацией системы под новое применение .
Дл обуч(;ни системы необходимо разработать набор тестовых воздействий, по возможности наиболее полно осуществл ющий диагностирование данного цифрового узла и в то же врем не превышающий объем блока 9 пам ти тестовых воздейсгвий. Кроме того, необходимо создать файл конфигурации узла и файл графа поиска неисправностей .
Набор тестовых воздействий, загружаемых в блок 9 пам ти тестовых воздействий, представл етс в виде тестового файла, в ..котором указываютс логические состо ни всех входов провер емого узла дл каждого тестового воздействи . Число строк в таком файле должно быть не больше емкости блока пам ти.
Файл тесторых воздействий подготавливают с помощью специального редактора тестов или с помощью программы авто мати- ческой генерации тестовой последовательиостн , входными данными дл которой вл етс формальное описание алгоритма ди г- ностиропани узла на мнемоническом зыке элементарных тестовых воздейстпий.
Файл конфигурации уз.па содержит спецификацию элементов цифропого узла и описание св зей между элементами. Он предназначен дл указани пользователю текущей контролируемой точки схемы нри проведении поиска точного местонахождени отказа или перенастройки системы в соответствии с принципиальрной схемой.
Файл графа поиска неисправностей содержит наиболее важные в диагностическом смыслу точки схемы и возможные оптимальные переходы между ними, проверка которых позвол ет наиболее быстро и эффективно по сравнению с простым перебором локализовать неисправность. .
Файлы конфигурации узла и графа поиска неисправностей создаютс с помощью специальных диалоговых программ. Файл эталонных сигнатур формируетс при ,не- посредствениом участии пользовател путем сн ти дл всех точек эталонного (исправно работающего) контролируемого узла результирующих сигнатур, образованных в ответ на подаваемый набор тестовых воздействий . Файлы моделей неисправности также формируютс при непосредственном участии пользовател путем сн ти дл тех же точек схемы результирующих значений сигнатур и цифровых кодов напр жений, но при физически внесенных неисправност х (замыкание выходов интегральных схем,замыкание входов и выходов, обрыв сигнальных линий с входов и выхо-дов как элементов, так и узла в целом, замыкание сигнальных линий на шины питани и землю, другие наиболее- характерные дл данного узла неисправности пользователь водит информацию о причине возникновени и пут х устранени отказа . Данна информаци в сочетании с графом поиска неисправности обеспечивает повыщение производительности системы при локализации сложных отказов цифровых узлов.
С точки зрени управлени работой составных компонентов системы режим обучени не отличаетс от работы в режиме контрол и диагностики.
В режиме контрол и диагностики система работает следующим образом.
Управл юща программа запрашивает у пользовател имена файлов набора тестовых воздействий, конфигурации контролируемого цифрового узла, графа поиска неисправностей , эталонных сигнатур, моделей неисправностей, произр.о.т,ит пвод данных из этих файлов и их ра.чмещение в соответствующих структурах данных управл юн1ей программы. В первой фазе диагностировани производитс (ачальиаи установка
системы. 71,л ЧТ01-0 упр г.лпк на микроЭП.М выгтап.п ет сигналы, а ipeca регистра уп,- равлеиии по тине АОО-Л)5 (Адрес Рг син.хроиизацми ((Л1Л) и rso сигиллу «Ввод н g блоке 3 вырабатываетс сигнал «.Зпгнсь 1 г. У, (И) которому в регистр -1 .ч,)писыв, :1етс ии формаци , 1 ыставлениоЯ к этому времени микроэвм 1 по игиие А()()-.. Записанное в регистре 4 слово активи.чи)гт cm н .чы сброса сигнатурного регистра («Сброс СР) и «Сброс, которые обнул ют параллельно- последовательный сигнатурный регистр 13 и счетчик 10 адреса, а также устанавливает мультиплексор 11 в открытое состо ние дл второго входа.
5 Затем в блок 9 пам ти, з микроЭВМ 1 посредством блока 3, актншг ирующего сигнал записи в блок пам ти, «Заинсь БП происходит запись информации с 1пимы AOO-AI5 управл ющей микроЭВМ по нулевому адресу блока 9. Дл записи следующего тестового
0 слова в блок 9 микроЭВМ 1 з;1писы и)0т в регистр 4 слово, бит которого через мультиплексор 1 увеличивает состо ние счетчик.ч 10 на единицу, тем самым задава следующий адрес в блоке 9. Таким образом произ5 водитс запись всего набора тестовых данных в блок 9.
Дл установки минимальной частоты выдачи тестовых воздействии в регистр 3 записываетс слово, набор битов которого по
зд информационной шине «Код передаетс в блок 12, который устанавливает соответст вующий код делител 16 частоты. Параллель но-последовательный сигнатурный регистр 13 переводитс в режим параллельного сиша- турного регистра сигналом управлени реg жима (РЕЖ), а сигнал управлени «Разрешение переводит выходы блока 5 спинных формирователей из «третьего состо ни дл подачи на провер емый узел 8 тестовых воздействий из блока 9 пам ти и приема oi- кликов в сигнатурный регистр 13 по па рал0 лельному каналу. При этом одновременна обнул етс счетчик 10 (дл подачи тестовых воздействий с нулевого адреса) и переключаетс мультиплексор 11 на передачу информации с.первого входа.
Микроэвм 1 разрешает выдачу тактовых сигналов блоком 12 по сигналу гПуск, и тактовые импульсы через мультиплексор 1 поступают на счетный вход счетчика 10. тем самым перебира адреса блока 9 пам ти . Одновременно с разрешением выдачи
Q тактовых сигналов блоком 12 сигнал «Пуск открывает «окно параллельно-последовательного сигнатурного регистра 13 дл свертывани поступающих на него откликов провер емого узла 8 в параллельную сигнатуру . Выбираемые из блока 9 данные через
5 блок 5 1НИННЫХ формирователей полаютс на входы контролируемого цифрового y.vin 8. Ответные отклики с выходов контролируемого узла 8 также через блок 5 поступают
в параллельный канал сигнатурного ре- iHCT);i 13, сиихронизироваиные по времени с моментом выдачи очередного тестового поз- дрнстви на контролируомый узел, что ноз- вол ет сформировать результирующую параллельную сигнатуру всего набора тестовых воздействий. При этом стар1ний разр д Сданных, вырабатываемых блоком 9 (сигнал :«Стоп) и подаваемый на информационный :в.ход / 5-триггера 15 блока 12, гк)31ю.л ет ;программ)10 управл ть окончанием выдачи тестовых воздействий путем запрета форми- ;ровани тактовой частоты, в зависимости ;от длины подаваемого тестового набора. . В режиме выдачи тестовых воздействий ;fto этому разр ду из блока 9 выдаетс сиг- ::Нал логической «1, а по окончани i Boro )ia6opa в нем устанавливаетс сигнал логического «О, устанавлипающий / 5 -триг- : гер 15 в состо ние «О, что иреи тствует нро- : хождению тактовых имнульсов на счетный : вход счетчика 10 и выборки следуюн1его :тестового воздействи .
: Признак окончани набора тестовых воздействий формируетс пользователем при создании файла тестовых воздействий с но- соответствующих программных средств (например, редактором текстов). Управл юща микроЭВМ 1 через блок 3 посредством сигнала «Чтение СР произво- : дит считывание полученной параллельной результирующей сигнатуры и производит ее сравнение с эталонным значением. В случае несравнени система по виду получен К)й результируюи1ей параллельной сигнатур1 1 и носледовательнрлм сигнатурам моделей неисправности позвол ет определить возможную причину отказа и его местонахождение и переходит в режим локализации точного местонахождени отказа, а в случае совпадени полученной и эталонных сигнатур система осуществл ет повторное диагностирование узла при промежуточной и максималь-- но допустимой частоте подачи тестовых воздействий , что позвол ет обеспечить диагностирование динамических отказов провер емого цифрового узла.
Режим локализации точного местонахо - дени неисправности (втора фаза диагностировани ) производитс дл того же набора тестовых воздействий, размещенных в блоке 9. Дл определени точного местонахождени отказа используетс информаци , получаема с внутренних точек провер емого узла 8 при помощи контактного -зонда 7. При этом из регистра 4 подаетс управл ю щий сигнал «Логическа единица на контактный зонд 7, который подключает резистор 20 (фиг. 5) к положительному потенциалу источника питани «-}-5В. 1Диф- ровой сигнал контактного зонда 7 через последовательный канал сигнатурного регистра 13 считываетс и запоминаетс в микроЭВМ. Затем из регистра 4 на контактный зоНД 7
0
подаетс сигнал «Логический ь уль, который нодключает резистор 20 к |улевому потенциалу источника пита11и . Цифровой сигнал коитактно|-о зонда 7 считываетс .
микроэвм 1 и сравниваетс с ранее полученным . Если сигналы не равны (т.е., не равны соответствующие им сигнатуры в контролируемой точке узла), то «oviTaKT и данной точке провер емого у.зла с KOfrraKT- ным зондом 7 отсутствует. Э та информаци в виде соответствующего диагностического сообщени выдаетс оператору, который должен обеспечить надежное контактирование с зондом в провер емой точке цифрового узла, или сделать заюцочение об обрыве
цепи (или нахождении контролируемой точки в неопределенном состо нии).
После этого сигнатурный регистр 13 переводитс в режим последовательного сигнатурного регистра, дл чего в регистре 4 сбрасываетс сигнал «РЕЖ, а инф/ормаци , поступающа с цифрового выхода контакт- ного зонда 1, установленного в контролируемую точку, передаетс в последовательный канал регистра 13, что позвол ет сформировать результирующ,ую последователь5 ную сигнатуру .цл конкретной провер емой точки узла. Считывание значени результирующей последовательной с-сигнагуры также производитс в микроэвм 1 через блок 3 посредством сигнала чтени сигнатурного анализатора «Чтение СУ. Далее в регистр
0 4 передаетс слово с битом, вырабатывающим сигнал «Преобразование дл разре- глени работы аналого-цифрового преобразовател б, измер ющего напр жение логического сигнала в контролируемой точке . По сигналу блока 3 «Чтение,.АЦП (чте5 ние аналого-цифрового преобразовател ) в микроэвм производитс прием полученного значени кода напр жени . По гюлу- чепной результирующей, последовательной сигнатуре и цифровому коду напр жени в
д контролируемой точке узла система определ ет дальнейщий путь локализации отказа в соответствии с имеюп;имс графом поиска неисправности и ниформац :;; .о при- чинах отказа, хран щихс в модел х неисправностей , с указанием пользователю
5 координаты следующей контролируемой точки узла.
Определение дальнейших действий по локализации отказа производитс путем сравнени полученных значений сигнатуры и напр жени с эталонным значением сигна
0 туры и. допустимым напр жением в данной точке, а также поиска в имеющихс дл данной точки схемы модел х неисправностей соответствующих сигнатур и кодов допустимых напр жений. Возможно также ori- ре деление вида, отказа и учета вoз foжныx причин его возникновени при формировании координаты следующей контролируемой точки схемы.
Однако дл унеличенн эффективности работы с систрмой дл квалифицированного пользовател предусмотрена возможность операторного ввода координаты те- :чушей контролируемой точки схемы.
Поиск точног о местонахождени отказа производитс до тех пор, пока не найдетс така контролируема точка схемы, дл которой но модел м неисправности можно было бы онределить причину возникновени отказа, устраиение которой приведет к ликвидации данного отказа. После устра- .нени причин отказа дл проверки функ- цибиировани узла производ т первую фазу диагностировании.
Claims (2)
1. Система дл контрол и диагностики н.ифровых узлов, содержан1а блок.задани тестов и анализа реакций, блок управлени , регистр упрапле ш , блок шинных формицион1 ым выходом блока глинных формиро вателей, вторым ин||юрма(и1онным выходом контактного зонда, вторым и третьим иифор- мациоикыми выходами регистра уп)анлении,
g четвертым выходом блока упрл 5лени и выходом мультиплексора, информационны и выход параллельно-последоЕ ательного сигнатурного анализатора подключен к ии- . фор мациоиному входу блока пам ти тестовых воздействий и информа и1онной тине
10 блока задани тестов и анализа реакции, адресный вход, вход режима, первый и второй информационные выходы блока пам ти тестовых воздействий соединены соответственно с выходом счетчика адреса, п тым
g выходом блока управлени , вторым информационным входом бло1са нмшиых форм гропа- телей и входом остапорп блока синхроп зации, вход пуска, вход начллы сп установки и выход которого п()Д .:-. соответственно к четвертому информационному
рователей, аналого-цифровой преобразр- 20 выходу регистра управлени , группе иифорватель и контактный зонд, информационный вход которого вл етс входом системы дл подключени к контрольным точкам провер емого узла, первый информационный вход и первый информационный выход блока 25 гиинных формирователей вл ютс входом и выходом системы дл подключени соответственно к информационному выходу и информационному входу провер емого узла, информационна шина блока задани тестов и анализа реакций соединена с входом кода операции блока управлени , информационным входом регистра управлени и информа- циоппым выходом анало1Ч)-цифрового преобразовател , выход признака синхронизации , выход признака ввода, выход признака вывода и вход синхронизации, блока задани тегтов и анализа реакций подключены со(этветственио к входу синхронизации , входу разрешени ввода, входу разрешени вывода и первому выходу блока управлени , второй и третий выходы которого соединены соответственно с входом синхронизации регистра управлени и входом синхронизации аналого-цифрового преобразовател , а информационный вход и вход разрешени аналого-цифрового преобрамацио1Н ЫХ выходов регистра управлени : первому нпформацнонпому входу мульти
ПЛСКСОра, второй | нфОрМОЦ1 0 Н Ь Й UXO.i li
управл ющий вход мультиплексора соединены соответственно с п тым is шестым информационными выходами регистра управлени , вход сброса и счетный вход счетчика адреса подключены соответственно к седьмому информационному мыходу регистра управле1 и и выходу мультиплексора, а
30 восьмой и дев тый информационные выходы регистра управлени соединены с разре- шаюцхими входами соответственно контактного зонда и блока формирователей .
2. Система по п. 1, отличающа с тем, что
35 блок управлени содержит группу усилителей , узел дешифрации адресов, четыре триггера , четыре элемента И и элемент , выход которого соединен с первым выходом блока, вход кода операции, вход синхронизации , вход разрешени ввода и вход разрешени вывода блока подключены соответственно к входам усилителей группы с первого но четвертый, информационный вход и выходы с первого но четвертый узла дешифрации адресов соединены соответственно
40
зовател подключены соответственно к пер- g с первым выходом усилителей группы и информационными входами триггеров с первого по четвертый, входы синхронизации которых подключены к второму выходу усилителей группы, первые входы элементов И с первого по четвертый соединены с выхо- 50 дами одноименных триггеров, вторые входы первого и второго элементов И подключены к третьему выходу усилителей группы, вторые входы третьего и четвертого элементов И соединены с четвертым выходом усилителей группы, выходы элементов И с пер- 5 вого по четвертый вл ютс выходами блока с второго по п тый и одновременно соединены с одноименными входами элемента ИЛИ-HF,
ному информационному выходу контактного зонда и первому информационному выходу регистра управлени , отличающа с тем, что с целью повышени достоверности контрол за счет оперативного изменени частоты выдачи тестовых воздействий и повышени производительности при локализации сложных отказов цифровых узлов, в нее введены блок пам ти тестовых воздействий, счетчик адреса, мультиплексор, блок синхронизации и параллельно-последовательный сигнатурный ана.жзатор, первый и второй информационные входы, вход режима, вход сброса, вход и тактовый вход которого соединены с.оответст;зеино с вторым информацион1 ым выходом блока глинных формиро вателей, вторым ин||юрма(и1онным выходом контактного зонда, вторым и третьим иифор- мациоикыми выходами регистра уп)анлении,
четвертым выходом блока упрл 5лени и выходом мультиплексора, информационны и выход параллельно-последоЕ ательного сигнатурного анализатора подключен к ии- фор мациоиному входу блока пам ти тестовых воздействий и информа и1онной тине
блока задани тестов и анализа реакции, адресный вход, вход режима, первый и второй информационные выходы блока пам ти тестовых воздействий соединены соответственно с выходом счетчика адреса, п тым
выходом блока управлени , вторым информационным входом бло1са нмшиых форм гропа- телей и входом остапорп блока синхроп зации, вход пуска, вход начллы сп установки и выход которого п()Д .:-. соответственно к четвертому информационному
выходу регистра управлени , группе иифорвыходу регистра управлени , группе иифор
мацио1Н ЫХ выходов регистра управлени : первому нпформацнонпому входу мульти
ПЛСКСОра, второй | нфОрМОЦ1 0 Н Ь Й UXO.i li
управл ющий вход мультиплексора соединены соответственно с п тым is шестым информационными выходами регистра управлени , вход сброса и счетный вход счетчика адреса подключены соответственно к седьмому информационному мыходу регистра управле1 и и выходу мультиплексора, а
восьмой и дев тый информационные выходы регистра управлени соединены с разре- шаюцхими входами соответственно контактного зонда и блока формирователей .
2. Система по п. 1, отличающа с тем, что
блок управлени содержит группу усилителей , узел дешифрации адресов, четыре триггера , четыре элемента И и элемент , выход которого соединен с первым выходом блока, вход кода операции, вход синхронизации , вход разрешени ввода и вход разрешени вывода блока подключены соответственно к входам усилителей группы с первого но четвертый, информационный вход и выходы с первого но четвертый узла дешифрации адресов соединены соответственно
Последовательный KQfimpOAapijsnoii точки
АОФ А1115
77
//зЯг.У
Луск
cmon
cmot
п6д Из Рг. У
Ф11г.2
Щ
ТИ В мультиплексор
т
Сигнал нонт-- j
ППАППЧОигч
i..,.j
Фие.З
|Ч±::.:ЖЕ:„: -:
S51 i
.. ... .,
AiiL. JL...
f
J t
Г 11 Ж: ;/
дд иц -Ч-Д1 « 1и«джидд -а
E.,.
: EZM;: ir.::iEi3 :
« 5
l
осэ
Г ii
ifb
щ
I
о
&J
sa a
,
i§ R
5 42
ij
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884491384A SU1594544A1 (ru) | 1988-10-10 | 1988-10-10 | Система дл контрол и диагностики цифровых узлов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884491384A SU1594544A1 (ru) | 1988-10-10 | 1988-10-10 | Система дл контрол и диагностики цифровых узлов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1594544A1 true SU1594544A1 (ru) | 1990-09-23 |
Family
ID=21403027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884491384A SU1594544A1 (ru) | 1988-10-10 | 1988-10-10 | Система дл контрол и диагностики цифровых узлов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1594544A1 (ru) |
-
1988
- 1988-10-10 SU SU884491384A patent/SU1594544A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1343417, кл. G 06 F 11/26, 1987. Авторское свидетельство СССР № 1267422, кл. G 06 F 11/00, 1986. Авторское свидетельство СССР f 911531, кл. G 06 F 11/16. 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4433413A (en) | Built-in apparatus and method for testing a microprocessor system | |
EP0170878B1 (en) | Method and apparatus for testing electronic equipment | |
US4620302A (en) | Programmable digital signal testing system | |
CN110488630B (zh) | 一种控制增稳飞控计算机测试系统及测试方法 | |
US4926425A (en) | System for testing digital circuits | |
RU2324967C1 (ru) | Программно-аппаратный стенд для диагностики цифровых и микропроцессорных блоков | |
US4551837A (en) | High speed operational recurring signature evaluator for digital equipment tester | |
SU1594544A1 (ru) | Система дл контрол и диагностики цифровых узлов | |
US6490694B1 (en) | Electronic test system for microprocessor based boards | |
RU2127447C1 (ru) | Система диагностирования цифровых устройств | |
SU1432528A2 (ru) | Устройство дл контрол функционировани логических блоков | |
SU1698899A1 (ru) | Многоканальное регистрирующее устройство | |
SU1168952A1 (ru) | Устройство дл контрол дискретной аппаратуры с блочной структурой | |
JP2578076Y2 (ja) | Ic試験装置の不良データ取込み装置 | |
SU911531A1 (ru) | Система дл контрол и диагностики цифровых узлов | |
JPS63201735A (ja) | デ−タ処理システム | |
SU1013956A2 (ru) | Устройство дл контрол логических схем | |
JPS60149980A (ja) | 電子回路試験用の自動試験装置 | |
SU1596330A1 (ru) | Многоканальное устройство дл проверки контроллеров внешних устройств | |
JPH0325229Y2 (ru) | ||
JPH04157535A (ja) | レジスタ検査方法 | |
SU883912A1 (ru) | Устройство дл обнаружени неисправностей | |
JPS63156465A (ja) | 時間スイツチ回路のデ−タ格納域監視方式 | |
RU2017207C1 (ru) | Способ диагностики комбинационных логических схем | |
JPS60500429A (ja) | 非同期バス用テストモジユ−ル |