JPS6220020Y2 - - Google Patents
Info
- Publication number
- JPS6220020Y2 JPS6220020Y2 JP1982066728U JP6672882U JPS6220020Y2 JP S6220020 Y2 JPS6220020 Y2 JP S6220020Y2 JP 1982066728 U JP1982066728 U JP 1982066728U JP 6672882 U JP6672882 U JP 6672882U JP S6220020 Y2 JPS6220020 Y2 JP S6220020Y2
- Authority
- JP
- Japan
- Prior art keywords
- code
- setting
- signal
- input device
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
Description
【考案の詳細な説明】
本考案は、コード入力装置に関し、特にコンピ
ユータシステム等の電子機器に複数ビツトからな
るコード信号を的確に入力することが可能であ
り、かつ入力されたコード信号の容易な変更を防
止したコード入力装置に関する。
ユータシステム等の電子機器に複数ビツトからな
るコード信号を的確に入力することが可能であ
り、かつ入力されたコード信号の容易な変更を防
止したコード入力装置に関する。
従来、複数ビツトのコード信号を入力するコー
ド入力装置は１ビツトにつき１個のスイツチを用
い、人手により各ビツトごとのスイツチを所要コ
ード信号に応じてオン・オフすることによりコー
ド信号の入力が行なわれていた。
ド入力装置は１ビツトにつき１個のスイツチを用
い、人手により各ビツトごとのスイツチを所要コ
ード信号に応じてオン・オフすることによりコー
ド信号の入力が行なわれていた。
このような従来形のコード入力装置は、コード
信号の設定が簡単に行なえるという利点を有する
反面、コード信号の変更も極めて容易に行なうこ
とができるためコード信号の変更が禁止されてい
るような電子機器においては使用できないという
不都合があつた。また、このような不都合を改善
するために例えばコード信号の所要ビツトに冗長
ビツトを付加することによつてコード信号の誤り
を自動訂正する等の種々の方式の装置が開発され
てきたが、これらの多くのものはコード信号の設
定方法のみならずコード入力装置のハードウエア
構成がかなり複雑になるという新たな問題点を生
みだした。
信号の設定が簡単に行なえるという利点を有する
反面、コード信号の変更も極めて容易に行なうこ
とができるためコード信号の変更が禁止されてい
るような電子機器においては使用できないという
不都合があつた。また、このような不都合を改善
するために例えばコード信号の所要ビツトに冗長
ビツトを付加することによつてコード信号の誤り
を自動訂正する等の種々の方式の装置が開発され
てきたが、これらの多くのものはコード信号の設
定方法のみならずコード入力装置のハードウエア
構成がかなり複雑になるという新たな問題点を生
みだした。
本考案の目的は、前述の従来形における問題点
に鑑み、複数ビツトのコード信号を出力するコー
ド入力装置において、各ビツトごとに複数の２値
スイツチを用い各２値スイツチの設定に誤りがあ
つた場合は設定無効信号を出力するという構想に
基づき、簡単なハードウエアによつて設定された
コード信号の容易な変更が防止できるようにする
とともに、コード信号の初期設定が比較的容易に
行なわれるようにすることにある。
に鑑み、複数ビツトのコード信号を出力するコー
ド入力装置において、各ビツトごとに複数の２値
スイツチを用い各２値スイツチの設定に誤りがあ
つた場合は設定無効信号を出力するという構想に
基づき、簡単なハードウエアによつて設定された
コード信号の容易な変更が防止できるようにする
とともに、コード信号の初期設定が比較的容易に
行なわれるようにすることにある。
以下図面により本考案の実施例を説明する。
第１図は、本考案の１実施例に係わるコード入
力装置の構成を示す。同図において、１ないし８
はそれぞれ設定用スイツチ、９ないし１２はそれ
ぞれ排他的論理和ゲートそして１３はアンドゲー
トである。また、Ｓ１ないしＳ８はそれぞれ設定
用スイツチ１ないし８によつて設定されそれぞれ
高レベル例えば１および、低レベル例えば０の２
つの値を取り得る設定信号である。また、Ｆ１な
いしＦ４はコード入力装置からの出力コード信号
の各ビツトであり、第１図の場合は出力コード信
号は４ビツトで構成されている。Ｅは設定無効信
号であつて、高レベル即ち１の場合に出力コード
信号が有効であることを示し、低レベル即ち０の
場合に該出力コード信号が無効であることを示す
信号である。
力装置の構成を示す。同図において、１ないし８
はそれぞれ設定用スイツチ、９ないし１２はそれ
ぞれ排他的論理和ゲートそして１３はアンドゲー
トである。また、Ｓ１ないしＳ８はそれぞれ設定
用スイツチ１ないし８によつて設定されそれぞれ
高レベル例えば１および、低レベル例えば０の２
つの値を取り得る設定信号である。また、Ｆ１な
いしＦ４はコード入力装置からの出力コード信号
の各ビツトであり、第１図の場合は出力コード信
号は４ビツトで構成されている。Ｅは設定無効信
号であつて、高レベル即ち１の場合に出力コード
信号が有効であることを示し、低レベル即ち０の
場合に該出力コード信号が無効であることを示す
信号である。
第２図は、第１図のコード入力装置の各入出力
信号の関係を示す。第２図を用いて第１図のコー
ド入力装置の動作を説明する。第１図のコード入
力装置においてはスイツチ１，３，６，８によつ
て設定された設定信号Ｓ１，Ｓ３，Ｓ６，Ｓ８が
それぞれコード信号の出力ビツトＦ１，Ｆ３，Ｆ
２，Ｆ４として出力されているため、出力コード
はスイツチ１，３，６，８によつて決定される。
しかしながら、設定信号Ｓ１とＳ５，Ｓ２とＳ
６，Ｓ３とＳ７，Ｓ４とＳ８の組合わせのうちい
づれか１組の設定信号が同じ値になると対応する
排他的論理和ゲート９，１０，１１，１２のうち
いづれかの出力が０となり、従つてアンドゲート
１３の出力である設定無効信号Ｅは低レベルとな
つてスイツチの設定は無効となる。これに対し
て、これらすべての組のスイツチが互いに異なる
値を取る場合はすべての排他的論理和ゲート９，
１０，１１，１２の出力は高レベルとなり、従つ
て設定無効信号Ｅは高レベルとなるからスイツチ
の設定は有効となる。従つて、第１図のコード入
力装置において、コード信号の設定を行なう場合
は、出力コード信号の各ビツトＦ１，Ｆ２，Ｆ
３，Ｆ４に対応するスイツチ１，６，３，８を所
要コード信号に設定するとともに、残りのスイツ
チ２，４，５，７をそれぞれスイツチ２はスイツ
チ６と相異なる状態にスイツチ４はスイツチ８と
相異なる状態に、スイツチ５はスイツチ１と相異
なる状態に、そしてスイツチ７はスイツチ３と相
異なる状態になるように設定することによつて設
定無効信号Ｅを高レベルにすることができ、従つ
て出力コード信号を有効なものとして利用するこ
とができる。なお、第１図のコード入力装置から
コード信号を入力される電子機器等においては、
コード信号と同時に入力される設定無効信号Ｅを
監視することによつて入力されたコード信号が有
効なものであるか、あるいは無効なものであるか
判断することが可能となり、入力コード信号に対
する適切な対応が可能となる。
信号の関係を示す。第２図を用いて第１図のコー
ド入力装置の動作を説明する。第１図のコード入
力装置においてはスイツチ１，３，６，８によつ
て設定された設定信号Ｓ１，Ｓ３，Ｓ６，Ｓ８が
それぞれコード信号の出力ビツトＦ１，Ｆ３，Ｆ
２，Ｆ４として出力されているため、出力コード
はスイツチ１，３，６，８によつて決定される。
しかしながら、設定信号Ｓ１とＳ５，Ｓ２とＳ
６，Ｓ３とＳ７，Ｓ４とＳ８の組合わせのうちい
づれか１組の設定信号が同じ値になると対応する
排他的論理和ゲート９，１０，１１，１２のうち
いづれかの出力が０となり、従つてアンドゲート
１３の出力である設定無効信号Ｅは低レベルとな
つてスイツチの設定は無効となる。これに対し
て、これらすべての組のスイツチが互いに異なる
値を取る場合はすべての排他的論理和ゲート９，
１０，１１，１２の出力は高レベルとなり、従つ
て設定無効信号Ｅは高レベルとなるからスイツチ
の設定は有効となる。従つて、第１図のコード入
力装置において、コード信号の設定を行なう場合
は、出力コード信号の各ビツトＦ１，Ｆ２，Ｆ
３，Ｆ４に対応するスイツチ１，６，３，８を所
要コード信号に設定するとともに、残りのスイツ
チ２，４，５，７をそれぞれスイツチ２はスイツ
チ６と相異なる状態にスイツチ４はスイツチ８と
相異なる状態に、スイツチ５はスイツチ１と相異
なる状態に、そしてスイツチ７はスイツチ３と相
異なる状態になるように設定することによつて設
定無効信号Ｅを高レベルにすることができ、従つ
て出力コード信号を有効なものとして利用するこ
とができる。なお、第１図のコード入力装置から
コード信号を入力される電子機器等においては、
コード信号と同時に入力される設定無効信号Ｅを
監視することによつて入力されたコード信号が有
効なものであるか、あるいは無効なものであるか
判断することが可能となり、入力コード信号に対
する適切な対応が可能となる。
このように本考案によれば、複数ビツトのコー
ド信号を出力するコード入力装置において、コー
ド信号の各ビツトの値の設定は複数のスイツチに
よつて行なわれるため、またいづれかのビツトに
対応するスイツチのうちの１個の設定状態が予め
定められた状態と異なる場合にも設定無効信号が
出力されるため、例えば第三者等によるコード信
号の容易な変更による悪影響を防止することが可
能となる一方、コードの設定の仕方を知つている
ものにとつては任意のコードを簡単に設定するこ
とができ、コードの変更も容易にできる。また、
本考案に係わるコード入力装置はハードウエア構
成が極めて簡単であるという利点をも有する。
ド信号を出力するコード入力装置において、コー
ド信号の各ビツトの値の設定は複数のスイツチに
よつて行なわれるため、またいづれかのビツトに
対応するスイツチのうちの１個の設定状態が予め
定められた状態と異なる場合にも設定無効信号が
出力されるため、例えば第三者等によるコード信
号の容易な変更による悪影響を防止することが可
能となる一方、コードの設定の仕方を知つている
ものにとつては任意のコードを簡単に設定するこ
とができ、コードの変更も容易にできる。また、
本考案に係わるコード入力装置はハードウエア構
成が極めて簡単であるという利点をも有する。
第１図は本考案の１実施例に係わるコード入力
装置の構成を示すブロツク回路図、そして第２図
は第１図の装置における各信号間の関係を示す説
明図である。 １，２，３，４，５，６，７，８……スイツ
チ、９，１０，１１，１２……排他的論理和ゲー
ト、１３……アンドゲート、Ｓ１，Ｓ２，Ｓ３，
Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８……設定信号、Ｆ
１，Ｆ２，Ｆ３，Ｆ４……出力コード信号、Ｅ…
…設定無効信号。
装置の構成を示すブロツク回路図、そして第２図
は第１図の装置における各信号間の関係を示す説
明図である。 １，２，３，４，５，６，７，８……スイツ
チ、９，１０，１１，１２……排他的論理和ゲー
ト、１３……アンドゲート、Ｓ１，Ｓ２，Ｓ３，
Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８……設定信号、Ｆ
１，Ｆ２，Ｆ３，Ｆ４……出力コード信号、Ｅ…
…設定無効信号。
Claims (1)
- 複数ビツトのコード信号を出力するコード入力
装置において、該コード入力装置に、コード信号
の各ビツト対応にそれぞれ複数個の２値スイツ
チ、および各ビツトに対応する２値スイツチが各
ビツトごとに予め定められた状態または予め定め
られた他の状態にセツトされていることを検出す
るゲート回路を設け、各ビツトに対応する複数個
の２値スイツチの内の１個の２値スイツチの設定
状態に応じて対応するビツトのコード信号を出力
する配線にし、前記各ゲート回路の出力を入力し
て少なくとも１つのゲート回路の入力に対応する
２値スイツチが前記予め定められた状態または予
め定められた他の状態にセツトされていないとき
設定が無効であることを示す設定無効信号を出力
することを特徴とするコード入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6672882U JPS58171543U (ja) | 1982-05-10 | 1982-05-10 | コ−ド入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6672882U JPS58171543U (ja) | 1982-05-10 | 1982-05-10 | コ−ド入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58171543U JPS58171543U (ja) | 1983-11-16 |
| JPS6220020Y2 true JPS6220020Y2 (ja) | 1987-05-22 |
Family
ID=30076589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6672882U Granted JPS58171543U (ja) | 1982-05-10 | 1982-05-10 | コ−ド入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58171543U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766338B2 (ja) * | 1987-10-27 | 1995-07-19 | 富士通株式会社 | 記憶制御部 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56108153A (en) * | 1980-01-30 | 1981-08-27 | Toshiba Corp | Check device for data setting switch |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5460430U (ja) * | 1977-10-05 | 1979-04-26 |
-
1982
- 1982-05-10 JP JP6672882U patent/JPS58171543U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56108153A (en) * | 1980-01-30 | 1981-08-27 | Toshiba Corp | Check device for data setting switch |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58171543U (ja) | 1983-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3911261A (en) | Parity prediction and checking network | |
| JPH0746310B2 (ja) | 半導体論理回路 | |
| JPS6220020Y2 (ja) | ||
| US4283720A (en) | Apparatus for monitoring the operation of electronic equipment | |
| US3944975A (en) | Signal checking system | |
| US3404372A (en) | Inconsistent parity check | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| US4739504A (en) | IC chip error detecting and correcting method | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| US4347581A (en) | Input setting method for digital operational devices | |
| JPH04101535A (ja) | インタフェース回路 | |
| JP2864611B2 (ja) | 半導体メモリ | |
| JPS6167119A (ja) | マイクロコンピユ−タ | |
| JPS63126041A (ja) | 信号入力装置 | |
| JPS6240738B2 (ja) | ||
| KR0124866Y1 (ko) | 데이타 교환장치 | |
| JPS63128820A (ja) | メモリ形インタリ−ブ回路 | |
| KR950007938B1 (ko) | 선반형 프로그래머블 로직 콘트롤러의 리세트 처리방법 | |
| JPS5566031A (en) | Data comparator circuit | |
| JPS6029413B2 (ja) | 演算回路のエラ−・チェック方式 | |
| JPS60139028A (ja) | 伝送符号の誤り制御回路 | |
| JP2690910B2 (ja) | 制御記憶装置 | |
| JPS642223B2 (ja) | ||
| JPS6134603A (ja) | デイジタル式コントロ−ラ | |
| JPH05218852A (ja) | 多数決回路 |