KR0124866Y1 - 데이타 교환장치 - Google Patents
데이타 교환장치Info
- Publication number
- KR0124866Y1 KR0124866Y1 KR2019940002666U KR19940002666U KR0124866Y1 KR 0124866 Y1 KR0124866 Y1 KR 0124866Y1 KR 2019940002666 U KR2019940002666 U KR 2019940002666U KR 19940002666 U KR19940002666 U KR 19940002666U KR 0124866 Y1 KR0124866 Y1 KR 0124866Y1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- storage
- storage unit
- stored
- storage device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
이 고안은 데이타 교환장치에 관한 것으로서, 데이타가 저장되어 있는 제 1 및 제 2 저장기와, 두 개의 저장기에 저장된 초기의 데이타를 인가받아 논리 연산한 후 제 1 저장기에 인가하고, 연산과정을 거친 후 제 1 저장기에 저장된 데이타와 제 2 저장기에 저장된 초기의 데이타를 논리 연산한 후 제 2 저장기에 인가하며, 연산과정을 거친 후 제 1 및 제 2 저장기에 저장된 두 개의 데이타를 논리 연산한 후 제 1 저장기에 인가하도록 한 익스클루시버오아 연산기를 구비하여 별도의 저장기를 사용하지 않은 상태에서 두 개의 데이타를 교환하도록 하였다. 이 고안은 디지탈 회로의 개발이나, 마이크로 컴퓨터를 이용한 소프트웨어의 개발에 매우 유용하다.
Description
제1도는 종래의 데이타 교환장치를 나타내는 개략적 블럭도,
제2도는 이 고안에 따른 데이타 교환장치를 나타내는 개략적 블럭도,
제3도는 제2도에 따른 동작흐름도,
제4도의 (a)~(e)는 제2도에 도시된 데이타가 8비트인 경우에 제2도내에 도시된 각부의 출력 파형도,
제5도는 일반적인 익스클루시브오아 연산기의 입/출력관계를 나타내는 도표이다.
* 도면의 주요부분에 대한 부호의 설명
10:제 1 저장기 20:제 2 저장기
30:제 3 저장기 40:익스클루시브오아 연산기
이 고안은 데이타 교환장치에 관한 것으로서, 보다 상세하게는 첫번째 저장기에 저장되어 있는 데이타와 두번째 저장기에 저장되어 있는 데이타를 서로 교환할 수 있도록 각각의 데이타를 익스클루시브오아(Exclusive-OR:이하, EX-OR라 약칭함)연산기를 통하여 연산한 후 첫번째 저장기에 저장하고, 첫번째 저장기에 저장되어 있는 데이타와 두번째 저장기에 저장되어 있는 데이타를 EX-OR 연산기를 통하여 연산한 후 두번째 저장기에 저장하며, 두번째 저장기에 저장된 데이타와 첫번째 저장기에 저장된 데이타를 EX-OR연산기를 통하여 연산한 후 첫번째 저장기에 다시 저장하도록 한 데이타 교환장치에 관한 것이다.
데이타 교환장치는 디지탈 회로를 개발할 때, 또는 마이크로 컴퓨터(Micro-computer)내의 소프트 웨어(Software)를 작성하는 경우에 두개의 데이타를 서로 교환하기 위하여 사용되는 장치이다.
이러한 데이타 교환 장치를 제1도를 참조하여 설명하면 다음과 같다.
제1도는 종래의 데이타 교환장치를 나타내는 개략적 블럭도인바, 제 1, 제 2 저장기(10,20)는 서로 교환하고자 하는 각각의 데이타(D1,D2)가 저장되어 있고, 제 3 저장기(30)에는 제 1 및 제 2 저장기(10,20)에 기록된 각각의 데이타(D1, D2)를 교환할 때에 교환중인 데이타를 임시로 저장하기 위하여 데이타가 저장되어 있지 않은 상태로 구성되어 있다.
이러한 구성에 있어서, 제어신호원(도시되지 않음)으로부터 제 3 제어신호(C3)가 인가되면, 제 1 저장기(10)에 저장된 데이타(D1)는 제 3 저장기(30)에 인가되어 일시 저장된다.
이후, 제 1 제어신호(C1)가 인가되면, 제 2 저장기(20)에 저장된 데이타(D2)는 제 1 저장기(10)에 인가되어 저장된다.
또한, 제 2 제어신호(C2)가 인가되면, 제 3 저장기(30)에 저장된 데이타(D1)는 제 2 저장기(20)에 인가되어 저장된다.
따라서, 제 1 저장기(10)에 저장되어 있던 데이타(D1)과 제 2 저장기(20)에 저장되어 있던 데이타(D2)는 서로 교환되어, 결과적으로 제 1 저장기(10)에는 데이타(D2)가 저장되고 제 2 저장기(20)에는 데이타 (D1)가 저장된다.
그런데, 상기와 같은 경우 두 개의 데이타를 교환하기 위하여 별도의 저장기가 추가 구성되어야만 한다. 즉, 데이타를 저장하기 위하여 저장기를 구성하는 것이 아니라, 데이타의 상호 교환을 위하여 시스템내에 별도의 저장기를 항상 구비하여야만 하므로, 원가면에서 손실로 작용되는 문제점이 있었다.
이 고안은 상기와 같은 문제점을 해결하기 위한 것으로서, 이 고안은 목적은 부품의 가격이 비싼 별도의 저장기를 구성하지 않고, 논리 연산기를 사용하여 두 개의 데이타가 유실되지 않는 상태로 서로 교환할 수 있도록 한 데이타 교환장치를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 이 고안에 따른 데이타 교환장치의 특징은, 데이타가 저장되어 있는 제 1 및 제 2 저장기와, 상기 두 개의 저장기에 저장된 초기의 데이타를 인가받아 논리 연산한 후 상기 제 1 저장기에 인가하고, 연산과정을 거친 후 제 1 저장기에 저장된 데이타와 제 2 저장기에 저장된 초기의 데이타를 논리 연산한 후 제 2 저장기에 인가하며, 연산과정을 거친 후 제 1 및 제 2 저장기에 저장된 두 개의 데이터를 논리 연산한 후 제 1 저장기에 인가하도록 한 익스클루시버오아 연산기로 구성되는 점에 있다.
이하, 이 고안에 따른 데이타 교환장치의 바람직한 하나의 실시예에 대하여 첨부도면을 참조하여 상세히 설명한다. 제 2 도와 제 3 도를 보면, 유저에 의해 데이타 교환키가 입력되었는지를 판단하고(S1), 데이타 교환키가 입력되지 않았으면 데이터 교환키가 입력되었는지를 판단하는 단계(S1)로 귀한한다.
데이타 교환키가 입력되었다고 판단되면, 제어신호원(도시되지 않음)은 제 1 저장기(10)에 제어신호(C1)를 출력하여 저장된 데이타(D1)를 검출한다. 이때, 검출된 데이터(D1)는 제 4 도의 (a)에 도시된 바와 같다.
또한, 제어신호원(도시되지 않음)은 제 2 저장기(20)에도 제어신호(C2)를 출력하여 저장된 데이터(D2)를 검출한다(S2). 이때 검출된 데이타(D2)는 제 4 도의 (b)에 도시된 바와 같다.
제어신호(C1,C2)에 따라 검출된 각각의 데이타(D1,D2)는 EX-OR 연산기(40)에 입력되어 연산과정을 거친 후(S3), 제1 저장기(10)에 저장된다(S4). 이때, EX-OR 연산기(40)는 제 6 도에 도시된 바와 같은 입/출력관계를 나타내므로, 제 1 저장기(10)에 저장되는 데이타(D3)는 제 4 도의 (c)에 도시된 바와 같다.
한편, 제어신호원은 제어신호(C1,C2)를 출력하여 제 1 저장기(10)와 제 2 저장기(20)에 저장된 데이터(D3,D2)를 검출한다(S5).
검출된 데이타(D3,D2)는 EX-OR 연산기(40)에 입력되어 연산과정을 거친 후 (S6), 제 2 저장기(20)에 저장된다.(S7). 이때, 제 2 저장기(20)에 저장되는 데이타(D4)는 제 4도의 (d)에 도시된 바와 같다.
다음으로, 제어신호원(도시되지 않음)은 제어신호(C1,C2)를 출력하여 제 1 저장기(10)와 제 2 저장기(20)에 저장된 데이타(D3,D4)를 검출한다(S8).
검출된 데이타(D3,D4)는 EX-OR 연산기(40)에 입력되어 연산과정을 거친 후(S9), 제 1 저장기(10)에 저장된다(S10). 이때, 제 1 저장기(10)에 저장되는 데이타(D5)는 제 4 도의 (e)에 도시된 바와 같다.
이상에서 살펴 본 바와 같이, EX-OR 연산기(40)의 연산과정을 거친 후 제 2 저장기(20)에 저장되는 데이타(D4)는 초기 제 1 저장기(10)에 저장되어 있던 데이터(D1)와 동일함을 알 수 있다.
또한, EX-OR 연산기(40)의 연산과정을 거친 후 제 1 저장기(10)에 저장되는 데이타(D5)는 초기 제 2 저장기(20)에 저장되어 있던 데이타(D2)와 동일함을 알 수 있다.
즉, 초기 두 개의 저장기(10,20)에 저장되어 있던 데이타(D1,D2)는 서로 교환되어 저장됨을 알 수 있다.
이상에서와 같이 이 고안에 따른 데이타 교환장치에 의하면, 별도의 저장기를 구비하지 않고, EX-OR 연산기를 이용하여 두 개의 데이타를 서로 교환하여 저장할 수 있으므로, 생산원가를 절감할 수 있는 이점이 있다.
Claims (1)
- 제1데이타를 포함하며 외부에서 인가된 소정의 제어명령에 따라 데이타를 입출력하는 제1저장기 및 제2데이타를 포함하며 외부에서 인가된 소정의 제어신호에 따라 데이타를 입출력하는 제2저장기를 구비하고, 상기 제1저장기의 제1데이타와 상기 제2저장기의 제 2데이타를 서로 교환하기 위한 데이타 교환 장치에 있어서, 상기 제1, 제2저장기 각각으로부터 데이타를 입력받아 배타적 논리합 연산(exclusive OR)한 결과를 상기 제1저장기 또는 제2저장기에 출력하는 배타적 논리합 연산기; 및 상기 제1저장기의 제1데이타와 상기 제2저장기와 제2데이타를 상기 배타적 논리합 연산기로 출력하고, 상기 연산기의 출력인 제3데이타를 상기 제1저장기에 저장하고, 상기 제1저장기의 제3데이타와 상기 제2저장기의 제2데이타를 상기 배타적 논리합 연산기로 출력하고, 상기 연산기의 출력인 제4데이타를 상기 제2저장기에 저장하고, 상기 제1저장기의 제3데이타와 상기 제2저장기의 제4데이타를 상기 배타적 논리합 연산기로 출력하고, 상기 연산기의 출력인 제5데이타를 상기 제1저장기에 저장하도록 제어하는 데이타교환제어부를 포함함을 특징으로 하는 데이타교환장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019940002666U KR0124866Y1 (ko) | 1994-02-08 | 1994-02-08 | 데이타 교환장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019940002666U KR0124866Y1 (ko) | 1994-02-08 | 1994-02-08 | 데이타 교환장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950025677U KR950025677U (ko) | 1995-09-18 |
| KR0124866Y1 true KR0124866Y1 (ko) | 1998-09-15 |
Family
ID=19377209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019940002666U KR0124866Y1 (ko) | 1994-02-08 | 1994-02-08 | 데이타 교환장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0124866Y1 (ko) |
-
1994
- 1994-02-08 KR KR2019940002666U patent/KR0124866Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950025677U (ko) | 1995-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080162618A1 (en) | Method and system for checking rotate, shift and sign extension functions using a modulo function | |
| KR0124866Y1 (ko) | 데이타 교환장치 | |
| JPS5825287B2 (ja) | ニユウリヨクホウシキ | |
| JPS6231376B2 (ko) | ||
| SU1564633A1 (ru) | Устройство адресации оперативной пам ти | |
| US3207888A (en) | Electronic circuit for complementing binary coded decimal numbers | |
| JPS63286938A (ja) | マイクロプロセツサ | |
| JP3597548B2 (ja) | ディジタルシグナルプロセッサ | |
| RU2042U1 (ru) | Электронный кассовый аппарат | |
| JPS5911947B2 (ja) | 電子式卓上計算機 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| RU1829034C (ru) | Устройство дл контрол программно-управл емого вычислительного блока | |
| JPS6210737A (ja) | 障害診断支援装置のリセツト回路 | |
| JPS61269738A (ja) | デ−タ処理回路 | |
| JPS62237544A (ja) | メモリアクセス制御装置 | |
| JPH06168103A (ja) | 除算演算装置 | |
| JPS62249228A (ja) | シフト装置 | |
| JPS61294556A (ja) | プログラム誤動作検出方式 | |
| JPH05143513A (ja) | チヤネル装置 | |
| JPH01288933A (ja) | アドレス一致検出装置 | |
| JPS6243750A (ja) | 記憶デ−タ処理回路 | |
| JPH02217918A (ja) | メモリインタフェース回路 | |
| JPH01241652A (ja) | メモリのチェック装置 | |
| JPH03253944A (ja) | テストデータ発生装置 | |
| JPS61177540A (ja) | ストリングデ−タ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20080529 Year of fee payment: 11 |
|
| EXPY | Expiration of term |