JPS63217696A - 積層回路転写シ−ト - Google Patents

積層回路転写シ−ト

Info

Publication number
JPS63217696A
JPS63217696A JP4995887A JP4995887A JPS63217696A JP S63217696 A JPS63217696 A JP S63217696A JP 4995887 A JP4995887 A JP 4995887A JP 4995887 A JP4995887 A JP 4995887A JP S63217696 A JPS63217696 A JP S63217696A
Authority
JP
Japan
Prior art keywords
conductor pattern
layer
laminated circuit
transfer sheet
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4995887A
Other languages
English (en)
Inventor
智也 加藤
憲一 布施
健造 小林
小沼 宜弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP4995887A priority Critical patent/JPS63217696A/ja
Publication of JPS63217696A publication Critical patent/JPS63217696A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、射出成形体などに転写により回路を形成する
のに用いられる回路転写シートに係り、特に導体パター
ンを2層以上有する積層回路転写シートに関するもので
ある。
〔従来技術とその問題点〕
従来の積層回路転写シートの代表的な例を第5図および
第6図に示す。
従来の積層回路転写シートは、表面に剥離剤を塗布して
剥離性を持たせたベースフィルム(厚さ20〜60μm
のプラスチックフィルム) 11上に、まず端子バンド
12とソルダーレジスト13を印刷し、その上に第一層
の導体パターン14と平坦化絶縁層15を印刷し、その
上に層間絶縁体16とスルースタット17を印刷し、そ
の上に第二層の導体パターン18を印刷し、最後に接着
剤層19をオーバーコートしてなるものである。この例
では、端子バッドI2およびソルダーレジスト13の層
から第二層の導体パターン18までが積層回路20とな
る。
なお端子パッド12)導体パターン14・18およびス
ルースタッド17は導電ペーストで印刷され、ソルダー
レジスト13、平坦化絶縁層15および層間絶縁体16
は絶縁ペーストで印刷される。印刷はスクリーン印刷で
行われる。また上記平坦化絶縁層15は、導体パターン
14、スルースタッド17を印刷後、層間絶縁体16と
一緒に印刷する場合もある。
この転写シートは、ベースフィルム11側を例えば射出
成形用の金型内面に張り付け(つまり接着剤層19をキ
ャビティ内に向けて仮固定し)、金型内に樹脂を射出成
形すると、接着剤層19により射出成形体と接着するか
ら、射出成形体を金型から取り出したのち、ベースフィ
ルム11を剥離すれば、積層回路20が射出成形体に転
写されることになる。
転写後は、端子パッド12とソルダーレジスト17が表
面に露出するから、その上に各種電子部品を実装するこ
とができる。なお第1図から明らかなとおり、層間絶縁
体16は第一層と第二層の導体パターン14・18を絶
縁するものであり、スルースタッド17は第一層と第二
層の導体パターン14・18を所要箇所で導通させるた
めのものである。
従来の積層回路転写シートは以上のような構成であるが
、これには次のような欠点がある。すなわち積層回路を
射出成形体等に転写し、ベースフィルムを剥離した後で
なければ、積層回路の導通状態、絶縁状態が検査できな
いということである。
これは、転写シートの状態では積層回路の端子パッドの
表面がベースフィルムで覆われているためである。射出
成形体に転写した後でなければ回路全体の検査ができな
いということは、不良が発見された場合、その射出成形
体を得るまでの工程が無駄になるということであり、コ
ストアップの要因となる。
これを回避するには、導体パターンを一層形成する毎に
検査を行うことが考えられる。たとえば第一層の導体パ
ターン14を形成した段階でA、−32間の導通試験を
行い、第二層の導体パターン18を形成した段階で83
  C1間の導通試験を行うという方法である。しかし
この方法では、検査回数が多く、煩雑になるばかりでな
く、たとえばB、−C,間の導通試験が行えないためス
ルースタット17の接続信頼性を確かめることができず
、また第一層の導体パターン14と第二層の導体パター
ン18間(例えばD+  Cs間)の絶縁試験も行えな
い等、問題が残る。
以上の例は導体パターンが2層の場合であるが、導体パ
ターンを3層以上設けた積層回路転写シートについても
同様のことがいえる。
〔問題点の解決手段とその作用〕
本発明は、上記のような従来技術の問題点に鑑み、転写
前に積層印刷回路の検査が行える積層印刷回路転写シー
トを提供するもので、その構成は、剥離性のベースフィ
ルム上に、導体パターンの層を、間に層間絶縁体と導電
ペーストによるスルースタットとからなる層を介在させ
て、2層以上形成してなる積層回路転写シートにおいて
、最上層の導体パターンより下の導体パターンから、そ
れより上の層間絶縁体を貫通して、上端が最上層の導体
パターン面に達するように、導電ペーストによる試験用
スタッドを形成したことを特徴とするものである。
このようにすると、接着剤層をオーバーコートする前の
段階で、下層の導体パターンから上方へ延びる試験用ス
タッドの上端面が最上層の導体パターンと共に露出する
ようになるので、その試験用スタットを利用して積層回
路全体の導通状態、絶縁状態を検査することが可能とな
る。
〔実施例〕
以下、本発明の一実施例を図面を参照して詳細に説明す
る。
第1図および第2図は本発明の一実施例に係る積層回路
転写シートを示す。
第1図および第2図において第5図および第6図と同一
部分には同一符号を付しである。この積層回路転写シー
トが、第5図および第6図に示す従来の転写シートと異
なる点は、第一層の導体パターン14を印刷するときに
、所要箇所に本来の回路とは関係のない試験用引出し導
体21を印刷したこと、スルースタット17を印刷する
ときに、所要箇所に試験用スタッド22aを印刷したこ
と、および第二層の導体パターン18を印刷するときに
、試験用スタット22a上にさらに試験用スタッド22
bを印刷したことである。
このようにすると、接着剤層19をオーバーコートする
前の段1ll(第2図の状態)で積層回路20の電気的
性能を検査することができる0例えば第一層および第二
層の導体パターン14・18並びにスルースタッド17
の導通状態をみるには、A、とB。
間、B、と85間の導通試験を行えばよい。また第一層
厚体パターン14と第二層の導体パターン18間の絶縁
状態をみるには、B3とD3間の絶縁抵抗を測定すれば
よい。
このような検査で合格したもののみ接着剤層19を塗布
して、転写シートとすれば、不良の積層回路を射出成形
体に転写することがなくなり、不良率が低下するため大
幅なコスト低減を図ることができる。
第3図および第4図は本発明の他の実施例を示す、この
実施例は、導体パターンを3層形成した場合である。す
なわち第二層の導体パターン18と試験用スタッド22
bの形成までは上記実施例と同様であるが、第二層の導
体パターン18と同層に平坦化絶縁層23を印刷し、そ
の上に層間絶縁体24と、スルースタット25と、試験
用スタッド22Cを印刷し、その上に第三層の導体パタ
ーン26と試験用スタット22dを印刷したものである
この積層回路転写シートにおいて、例えば第一層および
第二層の導体パターン14・18並びにスルースタッド
17・25の導通をみるには、A、とF4間、F4と8
4間の導通試験を行えばよく、また第一層厚体パターン
14と第二層の導体パターン18間の絶縁をみるには、
F4とり1間の絶縁抵抗を試験すればよい、検査後、接
着剤層19を設けることは上記実施例と同じである。
このように本発明は導体パターンが3層以上ある場合に
も適用可能である。
なお上記各実施例では、試験用スタットは、その上端が
最上層の導体パターン(第1図の例では第二層導体パタ
ーン18、第3図の例では第三層導体パターン26)と
同層になるまで形成したが、それより一層低いところま
で形成した状態でも(つまり第1図の22b、第3図の
22dは省略しても)、試験用スタッードの上端面が最
上層の導体パターン面に露出することになるので、回路
検査は可能である。要するに、試験用スタットはその上
端が最上層の導体パターン面に達するように形成すれば
よい。
また上記実施例では、層間絶縁体16を印刷により形成
したが、例えば第1図において4体パターン14を形成
した後、感光性永久ドライフィルムをラミネートし、露
光、現像してスルースタット17となる部分および試験
用スタッド22aとなる部分を除去し、この除去した部
分に導電ペーストを埋め込み、その上に導体パターン1
8、試験用スタッド22bを形成してもよい。
さらに上記実施例では、導体パターンを導電ペーストを
印刷することによって形成しているが、銅箔等で他の形
成方法により形成してもよい。
〔発明の効果〕
以上説明したように本発明によれば、導体パターンを2
層以上有する積層回路転写シートにおける積層回路の電
気的性能を転写前に検査することができるから、不良の
積層回路を成形体に転写することがなくなる。したがっ
て積層回路が転写された成形体の段階での不良率が低下
することになり、コスト低減に大きな効果がある。
【図面の簡単な説明】
第1図および第2図は本発明の一実施例に係る積層回路
転写シートを示すもので、第1図は第2図のr−1jl
lにおける断面図、第2図は接着剤層を省略した状態で
の平面図、第3図および第4図は本発明の他の実施例に
係る積層回路転写シートを示すもので、第3図は第4図
の■−■線における断面図、第4図は接着剤層を省略し
た状態での平面図、第5図および第6図は従来の積層回
路転写シートの一例を示すもので、第5図は第6図のV
−V&IIにおける断面図、第6図は接着剤層を省略し
た状態での平面図である。 11〜ベースフイルム、12〜端子パツド、13〜ソル
ダーレジスト、14〜第一層厚体パターン、15〜平坦
化絶縁層、16〜層間絶縁体、17〜スルースタツド、
18〜第二層導体パターン、19〜接着剤層、20〜積
層回路、21〜試験用引出し導体、22〜試験用スタッ
ト、23〜平坦化絶縁層、24〜層間絶縁体、25〜ス
ルースタツド、26〜第三層導体パターン。 第1図 第2図 第3図 第4図 第5図 第61″4

Claims (2)

    【特許請求の範囲】
  1. (1)剥離性のベースフィルム上に、導体パターンの層
    を、間に層間絶縁体と導電ペーストによるスルースタッ
    トとからなる層を介在させて、2層以上形成してなる積
    層回路転写シートにおいて、最上層の導体パターンより
    下の導体パターンから、それより上の層間絶縁体を貫通
    して、上端が最上層の導体パターン面に達するように、
    導電ペーストによる試験用スタットを形成したことを特
    徴とする積層回路転写シート。
  2. (2)特許請求の範囲第1項記載の転写シートであって
    、最下層の導体パターンは、ベースフィルム上に、導電
    ペーストによる端子パッドと絶縁性のソルダーレジスト
    からなる層を印刷した上に形成されているもの。
JP4995887A 1987-03-06 1987-03-06 積層回路転写シ−ト Pending JPS63217696A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4995887A JPS63217696A (ja) 1987-03-06 1987-03-06 積層回路転写シ−ト

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4995887A JPS63217696A (ja) 1987-03-06 1987-03-06 積層回路転写シ−ト

Publications (1)

Publication Number Publication Date
JPS63217696A true JPS63217696A (ja) 1988-09-09

Family

ID=12845540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4995887A Pending JPS63217696A (ja) 1987-03-06 1987-03-06 積層回路転写シ−ト

Country Status (1)

Country Link
JP (1) JPS63217696A (ja)

Similar Documents

Publication Publication Date Title
US5049980A (en) Electronic circuit device and method of manufacturing same
JPH04355086A (ja) 電気接続要素の製造方法
JPH04345779A (ja) 電気接続要素の製造方法
JPS5856447A (ja) 識別カ−ドおよびその製造方法
JP2503725B2 (ja) 多層配線基板
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
JPS63217696A (ja) 積層回路転写シ−ト
TWI637666B (zh) 電路板及電路板製作方法
JP3751379B2 (ja) プリント基板への実装方法及びプリント基板
JP2749461B2 (ja) 多層回路基板及びその製造方法
JPH05110229A (ja) 電気接続要素
JPH03270292A (ja) 多層配線板の製造方法
JPH01183195A (ja) 多層印刷配線板装置の製造方法
JPS6356990A (ja) 二層印刷回路基板の製造方法
JPS6215892A (ja) 多層プリント基板の内層パタ−ン
JPH0712849A (ja) エレクトリカルテスト用配線基板及びその製造法
JP2795475B2 (ja) プリント配線板及びその製造方法
JPS59225590A (ja) 高密度多層配線基板
JPH06177278A (ja) 半導体装置の製造方法
JPH0634432B2 (ja) 配線回路基板
JPH05145238A (ja) セラミツク基板の薄膜形成方法
JPH01209793A (ja) プリント回路基板の両面導通部形成方法
JPS6156639B2 (ja)
JPH11251741A (ja) 両面配線フィルムキャリアの製造方法
JPH01133397A (ja) 多層印刷配線板装置