JPS63216370A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63216370A JPS63216370A JP62048807A JP4880787A JPS63216370A JP S63216370 A JPS63216370 A JP S63216370A JP 62048807 A JP62048807 A JP 62048807A JP 4880787 A JP4880787 A JP 4880787A JP S63216370 A JPS63216370 A JP S63216370A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- type
- semiconductor
- conductivity type
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 238000009792 diffusion process Methods 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 238000002955 isolation Methods 0.000 abstract description 4
- 238000000926 separation method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は素子間分離を必要とする半導体装置に係わり
、例えば、高出力トランジスタを含むモノリシック集積
回路に好適な半導体装置に関する。
、例えば、高出力トランジスタを含むモノリシック集積
回路に好適な半導体装置に関する。
(従来の技術)
大出力トランジスタを含むモノリシック集積回路におい
ては、従来、一般に大出力トランジスタのコレクタ電極
を半導体チップの表面から取り出すようになっている。
ては、従来、一般に大出力トランジスタのコレクタ電極
を半導体チップの表面から取り出すようになっている。
しかし、こにような構成では、半導体チップの面積が大
きくなるという問題がある。
きくなるという問題がある。
この問題を解決するために、第4図に示すようなモノリ
シック集積回路が考えられている。図示のモノリシック
集積回路は、N+型の半導体基板11の所定の位置に、
N型の第1の埋込み層12を形成した後、P型のシリコ
ン単結晶をエピタキシャル成長させる。次に、このエピ
タキシャル層13の表面から所定の位置にN型の第2の
埋込み、喘14を形成後、N型のエピタキシャル層15
を成長させる。最後に、P+型の拡散層16により、P
N分離を行なっている。
シック集積回路が考えられている。図示のモノリシック
集積回路は、N+型の半導体基板11の所定の位置に、
N型の第1の埋込み層12を形成した後、P型のシリコ
ン単結晶をエピタキシャル成長させる。次に、このエピ
タキシャル層13の表面から所定の位置にN型の第2の
埋込み、喘14を形成後、N型のエピタキシャル層15
を成長させる。最後に、P+型の拡散層16により、P
N分離を行なっている。
上記構成においては、N型のエピタキシャル層15のう
ち、P+型の拡散1116とP型のエピタキシャル層1
3によって分離された島領域17には、小信号トランジ
スタ等が形成され、N+型のシリコン半導体基板11に
電気的につながるN型のエピタキシャル層18には大出
力トランジスタが形成される。したがって、大出力トラ
ンジスタのコレクタ電極を半導体チップの表面から取り
出さなくてもよいので、半導体チップの面積を小さくす
ることができる。
ち、P+型の拡散1116とP型のエピタキシャル層1
3によって分離された島領域17には、小信号トランジ
スタ等が形成され、N+型のシリコン半導体基板11に
電気的につながるN型のエピタキシャル層18には大出
力トランジスタが形成される。したがって、大出力トラ
ンジスタのコレクタ電極を半導体チップの表面から取り
出さなくてもよいので、半導体チップの面積を小さくす
ることができる。
しかし、このような構成では、P4″型の拡散層下6が
必要であり、このP4″型の拡散層を形成するときに、
縦方向とほぼ同じ横方向の拡散が不可避的に発生し、チ
ップ面積の増大を招くという問題が生じる。
必要であり、このP4″型の拡散層を形成するときに、
縦方向とほぼ同じ横方向の拡散が不可避的に発生し、チ
ップ面積の増大を招くという問題が生じる。
また、島領域17とN型のエピタキシャル層18とが同
じエピタキシャル成長によって同時に形成されるので、
両者の不純物濃度が同じになり、それぞれに作り込む半
導体素子の特性に合った不純物濃度を設定できないとい
う問題がある。
じエピタキシャル成長によって同時に形成されるので、
両者の不純物濃度が同じになり、それぞれに作り込む半
導体素子の特性に合った不純物濃度を設定できないとい
う問題がある。
(発明が解決しようとする問題点)
以上述べたように、大出力トランジスタのコレクタ電極
を半導体チップの裏面から取り出せるようにした従来の
半導体装置においては、PN分離によってチップ面積の
拡大を招くという問題や各半導体領域において、それぞ
れに作り込まれる素子に合った不純物濃度を設定するこ
とができないという問題があった。
を半導体チップの裏面から取り出せるようにした従来の
半導体装置においては、PN分離によってチップ面積の
拡大を招くという問題や各半導体領域において、それぞ
れに作り込まれる素子に合った不純物濃度を設定するこ
とができないという問題があった。
この発明は上述したような問題を解決することができる
半導体装置を提供することを目的とする。
半導体装置を提供することを目的とする。
[発明の構成]
(問題点を解決するための手段)
上記目的を達成するためにこの発明は、°第1の導電型
の半導体領域の上に第2の導電型の第2の半導体領域を
形成し、この第2の半導体領域に、その表面から上記第
1の半導体領域に至る第1の導電型の第3の半導体領域
及び上記表面から該第1の半導体領域に達しない第4の
半導体領域を形成するようにしたものである。
の半導体領域の上に第2の導電型の第2の半導体領域を
形成し、この第2の半導体領域に、その表面から上記第
1の半導体領域に至る第1の導電型の第3の半導体領域
及び上記表面から該第1の半導体領域に達しない第4の
半導体領域を形成するようにしたものである。
(作用)
上記構成によれば、横方向のPN分離が第2の導電型の
拡散層によってなされることがないので、PN分離に伴
うチップ面積の拡大を防止することができる。
拡散層によってなされることがないので、PN分離に伴
うチップ面積の拡大を防止することができる。
また、第2.第3の半導体領域は、個別に形成されるの
で、作り込む半導体素子の特性に合った不純物濃度を設
定することができる。
で、作り込む半導体素子の特性に合った不純物濃度を設
定することができる。
(実施例)
以下、図面を参照してこの発明の一実施例を詳細に説明
する。
する。
第1図(a)〜(C)はこの発明に係わる半導体装置の
一実施例の製造工程を示す断面図であ 、る。
一実施例の製造工程を示す断面図であ 、る。
まず、第1図(a)においては、N+型の半導体基板(
比抵抗0〜0.015Ω1.厚さ300〜500μm)
の表面に、P型のシリコン(比抵抗5〜20Ω1)を約
20〜30μmエピタキシャル成長させ、エピタキシャ
ル層22を形成する。
比抵抗0〜0.015Ω1.厚さ300〜500μm)
の表面に、P型のシリコン(比抵抗5〜20Ω1)を約
20〜30μmエピタキシャル成長させ、エピタキシャ
ル層22を形成する。
次に、第1図(b)では、P型のエピタキシャル層22
の表面からN型の不純物を選択拡散し、N型の半導体領
域23を形成する。この時、N型の半導体領域23はN
ゝ型シリコン半導体基板21とつながるようにする。
の表面からN型の不純物を選択拡散し、N型の半導体領
域23を形成する。この時、N型の半導体領域23はN
ゝ型シリコン半導体基板21とつながるようにする。
最後に、第1図(C)においては、P型のエピタキシャ
ル層22の表面からN型の不純物を選択拡散し、N型の
半導体領域24を形成する。但し、この場合は、上記N
型の半導体領域23とは異なり、p型のシリコン半導体
基板21につながらないようにする。これにより、N型
の半導体装置24は、P型のエピタキシャル層22に囲
まれた島領域となる。
ル層22の表面からN型の不純物を選択拡散し、N型の
半導体領域24を形成する。但し、この場合は、上記N
型の半導体領域23とは異なり、p型のシリコン半導体
基板21につながらないようにする。これにより、N型
の半導体装置24は、P型のエピタキシャル層22に囲
まれた島領域となる。
第2図は上記構成をもつ半導体装置に素子を作り込んだ
場合の断面檎造を示す。
場合の断面檎造を示す。
なお、第2図では、島領域となるN型のエピタキシャル
層24として24a、24bの2つを示す。
層24として24a、24bの2つを示す。
P型のエピタキシャル層22からN+型のシリコン半導
体基板21につながるN型の半導体領域23に形成され
る素子は、例えばパワー素子として良く知られるD−M
OS型の電界効果トランジスタ(以下、FETと記す)
である。ここで、251はベースであり、252はソー
スであり、253はゲートである。
体基板21につながるN型の半導体領域23に形成され
る素子は、例えばパワー素子として良く知られるD−M
OS型の電界効果トランジスタ(以下、FETと記す)
である。ここで、251はベースであり、252はソー
スであり、253はゲートである。
また、一方のN型の半導体領域24aには、例えば、耐
圧をさほど必要としないNPN型のバイポーラトランジ
スタ26が形成されている。ここで、261はこのトラ
ンジスタ26のベースであり、262はエミッタであり
、263はコレクタである。他方のN型の半導体領域2
4bには、PチャンネルMO8FET27とNチャンネ
ルMO8FET28が形成されている。ここで、271
.281は各FET27.28のソースであり、272
,282は同じくドレインであり、273.283は同
じくゲートである。
圧をさほど必要としないNPN型のバイポーラトランジ
スタ26が形成されている。ここで、261はこのトラ
ンジスタ26のベースであり、262はエミッタであり
、263はコレクタである。他方のN型の半導体領域2
4bには、PチャンネルMO8FET27とNチャンネ
ルMO8FET28が形成されている。ここで、271
.281は各FET27.28のソースであり、272
,282は同じくドレインであり、273.283は同
じくゲートである。
なお、上記FET25.27.28やバイポーラトラン
ジスタ29は詳細は省略するが、周知の方法で作られる
ものである。
ジスタ29は詳細は省略するが、周知の方法で作られる
ものである。
29は半導体チップの表面に形成された絶縁膜であり、
30は半導体チップの裏面に形成された上記D−MO3
型FETのドレイン電極として使われる導電体層である
。
30は半導体チップの裏面に形成された上記D−MO3
型FETのドレイン電極として使われる導電体層である
。
以上述べたようにこの実施例は、P型のエピタキシャル
層22にN型の不純物を選択拡散することにより、N型
の半導体領域23.24を形成するようにしたものであ
る。したがって、この大箱例によれば、横方向のPN分
離をP1型の拡散層16を使って行なう従来の半導体装
置と違って、例えば、第2図に示すXの距離を小さくす
ることができ、横方向のPN分離に伴うチップ面積の拡
大を防ぐことができる。
層22にN型の不純物を選択拡散することにより、N型
の半導体領域23.24を形成するようにしたものであ
る。したがって、この大箱例によれば、横方向のPN分
離をP1型の拡散層16を使って行なう従来の半導体装
置と違って、例えば、第2図に示すXの距離を小さくす
ることができ、横方向のPN分離に伴うチップ面積の拡
大を防ぐことができる。
また、各N型の半導体領域23.24を拡散により個別
に形成することにより、各半導体領域23.24の不純
物濃度を別々に設定することができ、作り込む素子の特
性に合った不純物濃度を設定することができる。
に形成することにより、各半導体領域23.24の不純
物濃度を別々に設定することができ、作り込む素子の特
性に合った不純物濃度を設定することができる。
さらに、N型の半導体領域23.24を、P型のエピタ
キシャル1122の表面からの不純物の拡散によって形
成しているので、半導体領域23゜24の表面積が広く
なり、表面を使用する半導体素子に好都合な半導体領域
を設定することができる。
キシャル1122の表面からの不純物の拡散によって形
成しているので、半導体領域23゜24の表面積が広く
なり、表面を使用する半導体素子に好都合な半導体領域
を設定することができる。
第3図はこの発明の他の実施例の構成を示す断面図であ
る。先の実施例では、P型のエピタキシャル1122の
表面からN型のシリコン半導体基板21まで形成される
半導体領域23を不純物の拡散だけで形成する場合を説
明したが、この実施例では、N+型埋め込み層311と
不純物の拡散層312を使って形成するにしたものであ
る。すなわち、まず、P型のエピタキシャルWJ22を
形成する前に、N+型のシリコン半導体基板21の上に
No型の埋め込み層311を形成する。次に、P型のエ
ピタキシャル層22を形成した後、その表面からNoの
埋込み層311につなげるように、不純物を拡散し、拡
散層312を形成する。
る。先の実施例では、P型のエピタキシャル1122の
表面からN型のシリコン半導体基板21まで形成される
半導体領域23を不純物の拡散だけで形成する場合を説
明したが、この実施例では、N+型埋め込み層311と
不純物の拡散層312を使って形成するにしたものであ
る。すなわち、まず、P型のエピタキシャルWJ22を
形成する前に、N+型のシリコン半導体基板21の上に
No型の埋め込み層311を形成する。次に、P型のエ
ピタキシャル層22を形成した後、その表面からNoの
埋込み層311につなげるように、不純物を拡散し、拡
散層312を形成する。
このような構成によれば、先の実施例と同様の効果を得
ることができることは勿論、さらに、半導体領域31を
形成するための不純物の拡散時間を短縮することができ
る。また、半導体領域31の厚みを厚くすることができ
るので、高耐圧半導体素子の搭載が可能となる。
ることができることは勿論、さらに、半導体領域31を
形成するための不純物の拡散時間を短縮することができ
る。また、半導体領域31の厚みを厚くすることができ
るので、高耐圧半導体素子の搭載が可能となる。
以上この発明の実施例をいくつか説明したが、この発明
はこのような実施例に限定されるものではなく、他にも
、発明の要旨を逸脱しない範囲で種々様々変形実施可能
なことは勿論である。
はこのような実施例に限定されるものではなく、他にも
、発明の要旨を逸脱しない範囲で種々様々変形実施可能
なことは勿論である。
[発明の効果]
以上述べたようにこの発明によれば、横方向のPN分離
に伴うチップ面積の拡大を防止することができるととも
に、それぞれの半導体領域において、作り込む半導体素
子の特性に合った不純物濃度を設定することができる半
導体装置を提供することができる。
に伴うチップ面積の拡大を防止することができるととも
に、それぞれの半導体領域において、作り込む半導体素
子の特性に合った不純物濃度を設定することができる半
導体装置を提供することができる。
第1図はこの発明に係わる半導体装置の一実施例の製造
工程を示す断面図、第2図は第1図で説明した半導体装
置に半導体素子を作り込んだ状態を示す断面図、第3図
はこの発明に係わる半導体装置の他の実施例の構成を示
す断面図、第4図は従来の半導体装置の構成を示す断面
図である。 21・・・N型のシリコン半導体基板、22・・・P型
のエピタキシャル層、23,2424a、24b。 31・・・N型の半導体領域、25・・・D−MOSF
ET、26・・・NPN型のバイポーラトランジスタ、
27.28・・・MOSFET、29・・・絶縁層、3
0・・・導電体層、311・・・N+型の埋込み層、3
12・・・N型の拡散層。 出願人代理人 弁理士 鈴江武彦 宵1図
工程を示す断面図、第2図は第1図で説明した半導体装
置に半導体素子を作り込んだ状態を示す断面図、第3図
はこの発明に係わる半導体装置の他の実施例の構成を示
す断面図、第4図は従来の半導体装置の構成を示す断面
図である。 21・・・N型のシリコン半導体基板、22・・・P型
のエピタキシャル層、23,2424a、24b。 31・・・N型の半導体領域、25・・・D−MOSF
ET、26・・・NPN型のバイポーラトランジスタ、
27.28・・・MOSFET、29・・・絶縁層、3
0・・・導電体層、311・・・N+型の埋込み層、3
12・・・N型の拡散層。 出願人代理人 弁理士 鈴江武彦 宵1図
Claims (3)
- (1)第1の導電型の第1の半導体領域と、この第1の
半導体領域の上に形成された第2の導電体型の第2の半
導体領域と、 この第2の半導体領域に、その表面から上記第1の半導
体領域に至るように形成された第1の導電型の第3の半
導体領域と、 上記第2の半導体領域に、その表面から上記第1の半導
体領域に達する前の所定位置まで形成された第4の半導
体領域と、 を具備し、上記第3の半導体領域と上記第4の半導体領
域に半導体素子を形成するようにしたことを特徴とする
半導体装置。 - (2)上記第3の半導体領域は、不純物の拡散により形
成されていることを特徴とする特許請求の範囲第1項記
載の半導体装置。 - (3)上記第3の半導体領域は、 上記第1の半導体領域の表面に形成された第1の導電型
の埋め込み層と、 上記第2の半導体領域に、その表面から上記第1の導電
型の埋込み層に至るように形成された拡散層と、 を具備したことを特徴とする特許請求の範囲第1項記載
の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62048807A JPS63216370A (ja) | 1987-03-05 | 1987-03-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62048807A JPS63216370A (ja) | 1987-03-05 | 1987-03-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63216370A true JPS63216370A (ja) | 1988-09-08 |
JPH0413861B2 JPH0413861B2 (ja) | 1992-03-11 |
Family
ID=12813479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62048807A Granted JPS63216370A (ja) | 1987-03-05 | 1987-03-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63216370A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02143454A (ja) * | 1988-11-25 | 1990-06-01 | Hitachi Ltd | 半導体デバイス |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57155768A (en) * | 1981-03-23 | 1982-09-25 | Hitachi Ltd | Semiconductor integrated circuit device |
JPS5835978A (ja) * | 1981-08-28 | 1983-03-02 | Fujitsu Ltd | 半導体装置 |
JPS6017943A (ja) * | 1983-07-08 | 1985-01-29 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPS60258949A (ja) * | 1985-01-04 | 1985-12-20 | Nec Corp | 相補型電界効果半導体装置 |
-
1987
- 1987-03-05 JP JP62048807A patent/JPS63216370A/ja active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57155768A (en) * | 1981-03-23 | 1982-09-25 | Hitachi Ltd | Semiconductor integrated circuit device |
JPS5835978A (ja) * | 1981-08-28 | 1983-03-02 | Fujitsu Ltd | 半導体装置 |
JPS6017943A (ja) * | 1983-07-08 | 1985-01-29 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPS60258949A (ja) * | 1985-01-04 | 1985-12-20 | Nec Corp | 相補型電界効果半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02143454A (ja) * | 1988-11-25 | 1990-06-01 | Hitachi Ltd | 半導体デバイス |
Also Published As
Publication number | Publication date |
---|---|
JPH0413861B2 (ja) | 1992-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0093304B1 (en) | Semiconductor ic and method of making the same | |
JPH01102955A (ja) | Mos型半導体記憶回路装置 | |
JPS63198367A (ja) | 半導体装置 | |
JPH03214666A (ja) | 電荷転送デバイスを含む半導体装置およびその製造方法 | |
US5246877A (en) | Method of manufacturing a semiconductor device having a polycrystalline electrode region | |
US5254864A (en) | Semiconductor device | |
JPS63216370A (ja) | 半導体装置 | |
JPH06151728A (ja) | 半導体集積回路装置 | |
JP2647020B2 (ja) | 相補型薄膜トランジスタ及びその製造方法 | |
JPS62104068A (ja) | 半導体集積回路装置 | |
JPS61281545A (ja) | バイポ−ラ・cmos半導体装置 | |
JP2813710B2 (ja) | 半導体装置 | |
JPH01194364A (ja) | 縦型高耐圧半導体装置 | |
JPS6334949A (ja) | 半導体装置及びその製造方法 | |
JP2678081B2 (ja) | 半導体集積回路装置 | |
JP2562419B2 (ja) | 相補型薄膜トランジスタの製造方法 | |
JPS59144168A (ja) | バイポ−ラmos半導体装置及びその製造法 | |
JPH01112763A (ja) | 半導体装置 | |
JPH02214164A (ja) | 入力保護回路を備えたmosfet | |
JPS632365A (ja) | 半導体集積回路の製造方法 | |
JPS62130554A (ja) | 半導体装置 | |
JPH04317336A (ja) | 半導体装置およびその製造方法 | |
JPH02164060A (ja) | 半導体集積回路 | |
JPS63151068A (ja) | Cmos半導体集積回路装置 | |
JPH03131062A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |