JPS60258949A - 相補型電界効果半導体装置 - Google Patents
相補型電界効果半導体装置Info
- Publication number
- JPS60258949A JPS60258949A JP60000312A JP31285A JPS60258949A JP S60258949 A JPS60258949 A JP S60258949A JP 60000312 A JP60000312 A JP 60000312A JP 31285 A JP31285 A JP 31285A JP S60258949 A JPS60258949 A JP S60258949A
- Authority
- JP
- Japan
- Prior art keywords
- type
- substrate
- regions
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は相補型ＭＩＳ電界効果半導体装置に関するもの
である。
である。
低電圧駆動、省電力型の相補型ＭＩ８電界効果半導体装
置は例えば時計用等の集積回路に組み込まれて用いられ
、かかる集積回路は従来から表示装置の部分では、２〜
５ｖ１発振回路の部分では１．０〜２．５ｖの２電源で
回路が機能するように構成されている。このためかかる
集積回路における−１− ＾−ｒ 各相各相半型半導体装両値電圧がそれを構成するＰチャ
ンネルトランジスタ、Ｎチャンネルトランジスタで、そ
れぞれ１種類だけであると、発振部の要請により閾値電
圧は±０．３〜１．ＯＶとなり、高い方の電源（２〜５
ｖ）で駆動される表示回路で用いられる相補型半導体装
置では多くの電力が必要以上に消費されていた。
置は例えば時計用等の集積回路に組み込まれて用いられ
、かかる集積回路は従来から表示装置の部分では、２〜
５ｖ１発振回路の部分では１．０〜２．５ｖの２電源で
回路が機能するように構成されている。このためかかる
集積回路における−１− ＾−ｒ 各相各相半型半導体装両値電圧がそれを構成するＰチャ
ンネルトランジスタ、Ｎチャンネルトランジスタで、そ
れぞれ１種類だけであると、発振部の要請により閾値電
圧は±０．３〜１．ＯＶとなり、高い方の電源（２〜５
ｖ）で駆動される表示回路で用いられる相補型半導体装
置では多くの電力が必要以上に消費されていた。
本発明の目的はかかる従来技術の欠点を除去した有効な
相補型半導体装置を提供することである。
相補型半導体装置を提供することである。
本発明の特徴は、同一の半導体基板にたがいに闇値電圧
の異なる第１および第２の相補型半導体素子を設け、該
第１および第２の素子のウェル領域の深さはそれぞれ異
なる相補型半導体＃ｌｔｖにある。
の異なる第１および第２の相補型半導体素子を設け、該
第１および第２の素子のウェル領域の深さはそれぞれ異
なる相補型半導体＃ｌｔｖにある。
以下、図面に基づき本発明の詳細な説明する。
第１図は本発明をＮ型シリコン基板を用いた相補型半導
体の製法に実施した場合の実施例であり点線で示される
領域Ａは低閾値電圧の領域、Ｂは高閾値電圧の相補型電
界効果半導体素子が設けられる傾城である。まず第１図
（α）に示す如くＮ型シ２− リコン基板１の表面に所定の厚さの絶縁膜２を形成し、
その一部を除去して膜厚を違わせた２種の絶縁膜２α、
２６を形成する。絶縁膜２αは全くなくても良いが、後
で熱処理工程をする関係上シリコン基板を保護するため
に２０００Ｘ以下程度のシリコン酸化膜をつけた方が好
ましい。絶縁膜２ｂはイオン注入された不純物が酸化膜
中にある程度停まるように２０００〜７０００Ｘ程度成
長させる。
体の製法に実施した場合の実施例であり点線で示される
領域Ａは低閾値電圧の領域、Ｂは高閾値電圧の相補型電
界効果半導体素子が設けられる傾城である。まず第１図
（α）に示す如くＮ型シ２− リコン基板１の表面に所定の厚さの絶縁膜２を形成し、
その一部を除去して膜厚を違わせた２種の絶縁膜２α、
２６を形成する。絶縁膜２αは全くなくても良いが、後
で熱処理工程をする関係上シリコン基板を保護するため
に２０００Ｘ以下程度のシリコン酸化膜をつけた方が好
ましい。絶縁膜２ｂはイオン注入された不純物が酸化膜
中にある程度停まるように２０００〜７０００Ｘ程度成
長させる。
絶縁膜２は、イオン注入された不純物がシリコン基板に
注入されることがないように充分に厚く成長させる。そ
の後基板１全面にほう素イオン２２を５０〜５００Ｋｅ
ｖに加速し、ｌ Ｑ Ｉｔ〜ｌ Ｑ １４．、−１種度
注入する。このイオン注入は、はう素イオンが薄い絶縁
膜２αはほとんど通過し、ある程度厚い絶縁膜２ｈでは
３０％〜７０％通過し厚い絶縁膜２では全く通過しない
ような条件で行なわれる。
注入されることがないように充分に厚く成長させる。そ
の後基板１全面にほう素イオン２２を５０〜５００Ｋｅ
ｖに加速し、ｌ Ｑ Ｉｔ〜ｌ Ｑ １４．、−１種度
注入する。このイオン注入は、はう素イオンが薄い絶縁
膜２αはほとんど通過し、ある程度厚い絶縁膜２ｈでは
３０％〜７０％通過し厚い絶縁膜２では全く通過しない
ような条件で行なわれる。
その後第１図（ｈ）に示す如くシリコン基板１を所定の
条件により高温処理すれば薄い絶縁膜２αで覆われたシ
リコン基板の領域には、高濃度のＰ型拡散層（Ｐウニ′
ル）領域３αが、またある程度厚３− い絶縁膜２αで覆われたシリコン基板の領域には低濃度
のＰ型拡散層領域３ｂ、が形成される。ここで、Ｐ型拡
散層領域３αの濃度は注入のエネルギー、量および熱処
理条件によって制御され、１０ＩＩ〜１０Ｉ？ｍ″ｓに
規定することができる。Ｐ型拡散層３ｈの濃度はイオン
注入以前に形成された絶縁膜２ｈの膜厚と注入エネルギ
ー、量および熱処理条件により制御される。
条件により高温処理すれば薄い絶縁膜２αで覆われたシ
リコン基板の領域には、高濃度のＰ型拡散層（Ｐウニ′
ル）領域３αが、またある程度厚３− い絶縁膜２αで覆われたシリコン基板の領域には低濃度
のＰ型拡散層領域３ｂ、が形成される。ここで、Ｐ型拡
散層領域３αの濃度は注入のエネルギー、量および熱処
理条件によって制御され、１０ＩＩ〜１０Ｉ？ｍ″ｓに
規定することができる。Ｐ型拡散層３ｈの濃度はイオン
注入以前に形成された絶縁膜２ｈの膜厚と注入エネルギ
ー、量および熱処理条件により制御される。
次に第１図（ｅ）に示す如くこのＮ型基板表面につくら
れた拡散領域内＋ｒ−ｐ型不純物を選択的に拡散してｐ
ＣＡＭＩｓ ）ランジスタのソースおよびドレイン領域
４．５．６および７をそれぞれ形成する。
れた拡散領域内＋ｒ−ｐ型不純物を選択的に拡散してｐ
ＣＡＭＩｓ ）ランジスタのソースおよびドレイン領域
４．５．６および７をそれぞれ形成する。
つづいて第１図（ｄ）の如く上記イオン注入で形成した
Ｐ型拡散層（Ｐウェル）３（Ｚ、３Ａ内にＮ型不純物を
選択的に拡散してＮＣＡＭＩＳ）ランジスタのソースお
よびドレイン領域８．９．１０および１１を形成する。
Ｐ型拡散層（Ｐウェル）３（Ｚ、３Ａ内にＮ型不純物を
選択的に拡散してＮＣＡＭＩＳ）ランジスタのソースお
よびドレイン領域８．９．１０および１１を形成する。
その後第１図（ｅ）に示す如（各ＭＩＳ）ランジスタの
ゲート領域にゲート絶縁膜１２．１３．１４、および１
５を形硬化、低閾値電圧部のＰチャンネ４− ルトランジスタ１２の閾値をイオン注入２２′により制
御する。
ゲート領域にゲート絶縁膜１２．１３．１４、および１
５を形硬化、低閾値電圧部のＰチャンネ４− ルトランジスタ１２の閾値をイオン注入２２′により制
御する。
以下第１図（イ）の如くゲート電極１６．１７．１８．
１９および相互配線２０．２１をそれぞれ形成して閾値
特性およびウェル領域がそれぞれ異なる複数の相補型Ｍ
ＩＳ半導体素子を得る。
１９および相互配線２０．２１をそれぞれ形成して閾値
特性およびウェル領域がそれぞれ異なる複数の相補型Ｍ
ＩＳ半導体素子を得る。
このように本発明の実施例を製造する製造方法によれば
、濃度の異なる２種以上のウェルを不純物イオンの注入
−回と、熱処理−回により同時に形成することができる
。これによって製造工程短縮と、良品率の向上コスト低
減が期待できる。
、濃度の異なる２種以上のウェルを不純物イオンの注入
−回と、熱処理−回により同時に形成することができる
。これによって製造工程短縮と、良品率の向上コスト低
減が期待できる。
また本発明は基板をＰ型とし、注入イオンをリン等Ｎ型
不純物としてＰ、Ｎ各チャンネルＭＩＳトランジスタを
互いに交換した構造の半導体装置の製造にもまた２つ以
上の多数の相補型半導体装置の製造にも実施できる。
不純物としてＰ、Ｎ各チャンネルＭＩＳトランジスタを
互いに交換した構造の半導体装置の製造にもまた２つ以
上の多数の相補型半導体装置の製造にも実施できる。
第１図（に）〜ωは、本発明の実施例の相補型ＭＩＳ電
界効果半導体装置を製造する製造方法を順次示す断面図
である。 図中の符号 １・・・・・・・・・Ｎ型シリコン基板、２・・・・・
・・・・厚い絶縁膜、２α・・・・・・・・・薄い絶縁
膜、２ｂ・・・・・・・・・少し厚い絶縁膜、３ａ・・
・・・・・・・濃いＰウェル、３ｈ・・・・・・・・・
薄いＰウェル、４．５．６および７・・・・・・・・・
ＰチャンネルＭＩＳ）ランジスタのソースおよびドレイ
ン領域、８．９，１０および１１・・・・・・・・・Ｎ
チャンネルＭＩＳトランジスタのソース及びドレイン領
域、１２．１３．１４および１５・・・・・・・・・ゲ
ート絶縁膜、１６．１７．１８および１９・・・・・・
・・・ゲート電極、 ２０．２１・・・・・・・・・相
互配線、２２．２２′・・・・・・・・・イオン、 Ａ
・・・・・・・・・低閾値電圧部分、Ｂ・・・・・・・
・・高閾値電圧部分。
界効果半導体装置を製造する製造方法を順次示す断面図
である。 図中の符号 １・・・・・・・・・Ｎ型シリコン基板、２・・・・・
・・・・厚い絶縁膜、２α・・・・・・・・・薄い絶縁
膜、２ｂ・・・・・・・・・少し厚い絶縁膜、３ａ・・
・・・・・・・濃いＰウェル、３ｈ・・・・・・・・・
薄いＰウェル、４．５．６および７・・・・・・・・・
ＰチャンネルＭＩＳ）ランジスタのソースおよびドレイ
ン領域、８．９，１０および１１・・・・・・・・・Ｎ
チャンネルＭＩＳトランジスタのソース及びドレイン領
域、１２．１３．１４および１５・・・・・・・・・ゲ
ート絶縁膜、１６．１７．１８および１９・・・・・・
・・・ゲート電極、 ２０．２１・・・・・・・・・相
互配線、２２．２２′・・・・・・・・・イオン、 Ａ
・・・・・・・・・低閾値電圧部分、Ｂ・・・・・・・
・・高閾値電圧部分。
Claims (1)
- 同一の半導体基板にたがいに闇値電圧の異なる第１およ
び第２の相補型電界効果トランジスタが設けられており
、かつ該第１および第２のトランジスタにおけるウェル
領域はたがいにその深さが異なっていることを特徴とす
る相補型電界効果半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60000312A JPS60258949A (ja) | 1985-01-04 | 1985-01-04 | 相補型電界効果半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60000312A JPS60258949A (ja) | 1985-01-04 | 1985-01-04 | 相補型電界効果半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10647676A Division JPS5331978A (en) | 1976-09-06 | 1976-09-06 | Production of complementary field effect semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60258949A true JPS60258949A (ja) | 1985-12-20 |
Family
ID=11470393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60000312A Pending JPS60258949A (ja) | 1985-01-04 | 1985-01-04 | 相補型電界効果半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60258949A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63216370A (ja) * | 1987-03-05 | 1988-09-08 | Toshiba Corp | 半導体装置 |
| JPH0279460A (ja) * | 1988-09-14 | 1990-03-20 | Mitsubishi Electric Corp | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5037468A (ja) * | 1973-08-02 | 1975-04-08 | ||
| JPS5117661A (ja) * | 1974-08-05 | 1976-02-12 | Matsushita Electric Ind Co Ltd | Handotaishusekikairosochino seizohoho |
-
1985
- 1985-01-04 JP JP60000312A patent/JPS60258949A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5037468A (ja) * | 1973-08-02 | 1975-04-08 | ||
| JPS5117661A (ja) * | 1974-08-05 | 1976-02-12 | Matsushita Electric Ind Co Ltd | Handotaishusekikairosochino seizohoho |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63216370A (ja) * | 1987-03-05 | 1988-09-08 | Toshiba Corp | 半導体装置 |
| JPH0413861B2 (ja) * | 1987-03-05 | 1992-03-11 | Tokyo Shibaura Electric Co | |
| JPH0279460A (ja) * | 1988-09-14 | 1990-03-20 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2861624B2 (ja) | 半導体装置の製造方法 | |
| KR920009745B1 (ko) | 반도체장치의 제조방법 | |
| US4931406A (en) | Method for manufacturing semiconductor devices having twin wells | |
| KR920008120B1 (ko) | Mos형 전계효과트랜지스터 | |
| JPH09213948A (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| JPS60258949A (ja) | 相補型電界効果半導体装置 | |
| JPH0351309B2 (ja) | ||
| JPH08293598A (ja) | 半導体装置とその製造方法 | |
| KR100220934B1 (ko) | 반도체 소자 제조방법 | |
| JPH1050860A (ja) | 半導体装置およびその製造方法 | |
| JP2003258119A (ja) | 半導体装置の製造方法 | |
| JP3101516B2 (ja) | 半導体装置の製造方法 | |
| JP2550691B2 (ja) | 半導体装置の製造方法 | |
| JP2000164727A (ja) | 半導体装置の製造方法 | |
| JP3419143B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3448465B2 (ja) | 半導体装置の製造方法 | |
| JP3521921B2 (ja) | 半導体装置の製造方法 | |
| JPS5975653A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61131476A (ja) | 半導体装置 | |
| JP2828264B2 (ja) | 半導体装置の製造方法 | |
| JPH1154630A (ja) | 半導体装置およびその製造方法 | |
| JPH0945792A (ja) | Ｃｍｏｓ半導体装置の製造方法 | |
| JP3162937B2 (ja) | Ｃｍｏｓ半導体装置の製造方法 | |
| JP2601209B2 (ja) | 半導体装置の製造方法 | |
| KR100474543B1 (ko) | 반도체소자의 제조방법 |