JPS63205946A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63205946A JPS63205946A JP62039451A JP3945187A JPS63205946A JP S63205946 A JPS63205946 A JP S63205946A JP 62039451 A JP62039451 A JP 62039451A JP 3945187 A JP3945187 A JP 3945187A JP S63205946 A JPS63205946 A JP S63205946A
- Authority
- JP
- Japan
- Prior art keywords
- type
- well
- diffusion layer
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 26
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 241000218691 Cupressaceae Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＣＭＯＳ型トランジスタの構造を利用して形
成したダイオードを有する半導体装置に関する。
成したダイオードを有する半導体装置に関する。
従来の技術
近年、低消費電力の要求からＣＭＯ３型半導体装置が多
く利用されるようになってきた。このＣＭＯ８型半導体
装置は、Ｐ型基板にＰチャネルＭＯＳトランジスタ用の
Ｎ型ウェルを設けた構造、Ｎ型基板にＮチャネルＭＯＳ
トランジスタ用のＰ型ウェルを設けた構造、およびＰ型
もしくはＮ型基板にＮチャネルＭＯＳトランジスタとＰ
チャネルＭＯＳトランジスタ用としてＰ型ウェルとＮ型
ウェルの両方を設けた構造がある。
く利用されるようになってきた。このＣＭＯ８型半導体
装置は、Ｐ型基板にＰチャネルＭＯＳトランジスタ用の
Ｎ型ウェルを設けた構造、Ｎ型基板にＮチャネルＭＯＳ
トランジスタ用のＰ型ウェルを設けた構造、およびＰ型
もしくはＮ型基板にＮチャネルＭＯＳトランジスタとＰ
チャネルＭＯＳトランジスタ用としてＰ型ウェルとＮ型
ウェルの両方を設けた構造がある。
以下にＰ型基板にＮ型ウェルを設けた構造を利用してダ
イオードをつくる方法について説明する。
イオードをつくる方法について説明する。
第３図は従来の半導体装置の要部構造を示す断面図であ
り、１はＰ型シリコン基板、２はＮ型ウェル、３は素子
分離領域、１２はＰ型拡散層、１３はＮ型拡散層、６は
Ｎ型拡散層、９は眉間絶縁膜、１０はアノード電極、１
１はカソード電極であり、Ｐ型拡散層１２とＮ型拡散層
１３との間のＰＮ接合１４がダイオードとして作用する
。したがって、アノード電極１０．カソード電極１１と
の間に順方向バイアス電圧を印加すると、ＰＮ接合１４
には順方向電流が流れる。一方、アノード電極１゜とカ
ソード電極１１との間に逆バイアス電圧を印加すると、
ＰＮ接合１４には電流は流れない。
り、１はＰ型シリコン基板、２はＮ型ウェル、３は素子
分離領域、１２はＰ型拡散層、１３はＮ型拡散層、６は
Ｎ型拡散層、９は眉間絶縁膜、１０はアノード電極、１
１はカソード電極であり、Ｐ型拡散層１２とＮ型拡散層
１３との間のＰＮ接合１４がダイオードとして作用する
。したがって、アノード電極１０．カソード電極１１と
の間に順方向バイアス電圧を印加すると、ＰＮ接合１４
には順方向電流が流れる。一方、アノード電極１゜とカ
ソード電極１１との間に逆バイアス電圧を印加すると、
ＰＮ接合１４には電流は流れない。
発明が解決しようとする問題点
しかしながら、上記の従来の構成では、通常の０ＭＯ５
型トランジスタの製造工程に、Ｎ型拡散層１３より深い
Ｐ型拡散層１２を形成するか、もしくはＰ型拡散層１２
より浅いＮ型拡散層１３を形成するための工程が付加さ
れるところとなり、製造コストが増加する問題点があっ
た。また、Ｐ型拡散層１２あるいはＮ型拡散層１３の不
純物濃度を高い精度で制御する必要があるため工程が複
雑になり、制御精度が損われたときには、ダイオードの
特性にばらつきが生じるという問題点も有していた。
型トランジスタの製造工程に、Ｎ型拡散層１３より深い
Ｐ型拡散層１２を形成するか、もしくはＰ型拡散層１２
より浅いＮ型拡散層１３を形成するための工程が付加さ
れるところとなり、製造コストが増加する問題点があっ
た。また、Ｐ型拡散層１２あるいはＮ型拡散層１３の不
純物濃度を高い精度で制御する必要があるため工程が複
雑になり、制御精度が損われたときには、ダイオードの
特性にばらつきが生じるという問題点も有していた。
本発明は上記した従来の問題点を解決するもので、ＣＭ
ＯＳ型トランジスタの製造工程に変更をもたらすことな
くダイオードを構成できる半導体装置の提供を目的とす
る。
ＯＳ型トランジスタの製造工程に変更をもたらすことな
くダイオードを構成できる半導体装置の提供を目的とす
る。
問題点を解決するための手段
この目的を達成することができる本発明の半導体装置は
、−導電型の半導体基板内に反対導電型ウェルを有する
ＣＭＯ３型半導体装置の前記ウェル内に作シ込まれたＭ
Ｏ８型トランジスタのゲートとドレインとＮ型ウェルを
共通接続して一方の電極とし、ソースを他方の電極とし
たダイオードを有している。
、−導電型の半導体基板内に反対導電型ウェルを有する
ＣＭＯ３型半導体装置の前記ウェル内に作シ込まれたＭ
Ｏ８型トランジスタのゲートとドレインとＮ型ウェルを
共通接続して一方の電極とし、ソースを他方の電極とし
たダイオードを有している。
作 用
この構成によれば、ＣＭＯＳ型トランジスタの製造工程
に付加されていたダイオードを構成するだめのＰ型もし
くはＮ型不純物の注入工程と、この注入のためのマスク
工程を省くことができる。
に付加されていたダイオードを構成するだめのＰ型もし
くはＮ型不純物の注入工程と、この注入のためのマスク
工程を省くことができる。
実施例
以下本発明の一実施例について図面を参照しながら説明
する。
する。
第１図は本発明の一実施例における半導体装置の要部の
構造を示す断面図を示すものである。第１図において、
１はＰ型シリコン基板、２はＮ型ウェル、３は素子分離
領域、４はＰ型ノース拡散層、６はＰ型ドレイン拡散層
、６はＮ型拡散層、７はゲート酸化膜、８はポリシリコ
ンゲート、９は層間絶縁膜、１ｏはカソード電極、そし
て１１はアノード電極である。上記の構造の半導体装置
は、既知の製作技術により製造される。
構造を示す断面図を示すものである。第１図において、
１はＰ型シリコン基板、２はＮ型ウェル、３は素子分離
領域、４はＰ型ノース拡散層、６はＰ型ドレイン拡散層
、６はＮ型拡散層、７はゲート酸化膜、８はポリシリコ
ンゲート、９は層間絶縁膜、１ｏはカソード電極、そし
て１１はアノード電極である。上記の構造の半導体装置
は、既知の製作技術により製造される。
以上のように構成された本発明の半導体装置について以
下その動作を説明する。アノード電極１１にカソード電
極１０より高い電位を印加すると、Ｐ型ソース拡散層４
より正孔がＮ型ウェル２へ流れるが、Ｎ型拡散層６より
Ｎ型ウェル２へ流れた電子と再結合する行程、Ｐ型ドレ
イン拡散層５へ入る行程およびＰ型シリコン基板１へ流
れる行程の三行程をたどる。この内、Ｐ型シリコン基板
１へ流れる正孔はヂーク電流成分となるため、ポリシリ
コンゲート８にＰ型ソース拡散層４よりも低い電位を印
加することでゲート直下に正孔を集めＰ型ンリコン基板
１へのリークを防ぐ。以上の正孔の流れによりアノード
電極１１からカソード電極１ｏへ電流が流れる。一方、
アノード電極１１にカソード電極１０より低い電位を印
加したときにはＰ型ソース拡散層４！：Ｎ型ウェル２と
の間のＰＮ接合が逆方向にバイアスされるため電流は流
れない。
下その動作を説明する。アノード電極１１にカソード電
極１０より高い電位を印加すると、Ｐ型ソース拡散層４
より正孔がＮ型ウェル２へ流れるが、Ｎ型拡散層６より
Ｎ型ウェル２へ流れた電子と再結合する行程、Ｐ型ドレ
イン拡散層５へ入る行程およびＰ型シリコン基板１へ流
れる行程の三行程をたどる。この内、Ｐ型シリコン基板
１へ流れる正孔はヂーク電流成分となるため、ポリシリ
コンゲート８にＰ型ソース拡散層４よりも低い電位を印
加することでゲート直下に正孔を集めＰ型ンリコン基板
１へのリークを防ぐ。以上の正孔の流れによりアノード
電極１１からカソード電極１ｏへ電流が流れる。一方、
アノード電極１１にカソード電極１０より低い電位を印
加したときにはＰ型ソース拡散層４！：Ｎ型ウェル２と
の間のＰＮ接合が逆方向にバイアスされるため電流は流
れない。
本発明の半導体装置の中に作り込まれたダイオ“−ドの
電流電圧特性図を第２図に示す。横軸はカソード電極が
Ｏｖの時のアノード印加電圧、縦軸はダイオード電流で
ある。第２図から明らかなように、極めて良好なダイオ
ード特性が得られている。また、バラツキがすくない結
果も得られた。
電流電圧特性図を第２図に示す。横軸はカソード電極が
Ｏｖの時のアノード印加電圧、縦軸はダイオード電流で
ある。第２図から明らかなように、極めて良好なダイオ
ード特性が得られている。また、バラツキがすくない結
果も得られた。
以上の説明ではＮ型ウェルを有するＣＭＯＳ型トランジ
スタの構造を用いてダイオードを構成する場合を例示し
たが、Ｎ型シリコン基板にＰ型ウェルを作シ込む構造の
ＣＭＯ８型半導体装置であるときには、Ｐ型つェル中の
ＮチャネルＭＯＳトランジスタのゲート、ドレインおよ
びＰ型ウェルを共通接続してアノード電極とし、ソース
をカソード電極としてもよい。
スタの構造を用いてダイオードを構成する場合を例示し
たが、Ｎ型シリコン基板にＰ型ウェルを作シ込む構造の
ＣＭＯ８型半導体装置であるときには、Ｐ型つェル中の
ＮチャネルＭＯＳトランジスタのゲート、ドレインおよ
びＰ型ウェルを共通接続してアノード電極とし、ソース
をカソード電極としてもよい。
発明の効果
本発明の半導体装置では、ダイオードをＣＭＯＳ型トラ
ンジスタの構造を利用して形成しているため、製造工程
の簡略化をはかることができ、安価な半導体装置を実現
できる。さらに、不純物の導入工程の減少により半導体
装置のバラツキが減り、特に、大規模集積回路の基準電
圧発生回路等に好適な優れたダイオード特性を持つ半導
体装置が提供できる。
ンジスタの構造を利用して形成しているため、製造工程
の簡略化をはかることができ、安価な半導体装置を実現
できる。さらに、不純物の導入工程の減少により半導体
装置のバラツキが減り、特に、大規模集積回路の基準電
圧発生回路等に好適な優れたダイオード特性を持つ半導
体装置が提供できる。
第１図は本発明の一実施例における半導体装置の断面図
、第２図は本発明の半導体装置の内に作り込まれたダイ
オードの電流電圧特性図、第３図は従来の半導体装置の
断面図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・Ｎ型ウ
ェル、３・・・・・素子分離領域、４・・・・・・Ｐ型
ソース拡散層、６・・・・・Ｐ型ドレイン拡散層、６・
・・・・・Ｎ型拡散層、７・・・・・ゲート酸化膜、８
・・・・・・ポリシリコンゲート、９・・・・・層間絶
縁膜、１０・・・・・・カソード電極、１１・・・・・
アノード電極、１２・・・・Ｐ型拡散層、１３・・・・
・・Ｎ型拡散層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１−
Ｐ習シリコン基板 ２−Ｎ型ウェル ３−素チ分Ｍ傾誠 ４− Ｐ型ソーヌ砿敢漕 ５− Ｐ蟹ドレイン拡散漫 ６− Ｎ 型！散漫 ７− ゲ − ト ６敞 イ乙 雁 ８− ボッシリコンゲート ９一層間絶越履 １０ ・−一 ズ７ ソ − ド ｔ 極第２図 しＡｊ −ＩＱ −５０！； １０ アノードＦｒＪ７Ｉ］堂圧 （Ｖ）！７
１’１ ４１７向／−Ｐｇｌシ
リコン基技 ２−Ｎ型ウェル ３− 素チ分ｍ砿成 ６−Ｎ 習Ｖ、宗１ ９−漫閏屍扉膜 １０−−アノード電極 Ｉ７−７７ソートを兼 ／２−Ｐ ！拡散１ ７３− Ｎ ！！位量層 ｔＡ３図
、第２図は本発明の半導体装置の内に作り込まれたダイ
オードの電流電圧特性図、第３図は従来の半導体装置の
断面図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・Ｎ型ウ
ェル、３・・・・・素子分離領域、４・・・・・・Ｐ型
ソース拡散層、６・・・・・Ｐ型ドレイン拡散層、６・
・・・・・Ｎ型拡散層、７・・・・・ゲート酸化膜、８
・・・・・・ポリシリコンゲート、９・・・・・層間絶
縁膜、１０・・・・・・カソード電極、１１・・・・・
アノード電極、１２・・・・Ｐ型拡散層、１３・・・・
・・Ｎ型拡散層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１−
Ｐ習シリコン基板 ２−Ｎ型ウェル ３−素チ分Ｍ傾誠 ４− Ｐ型ソーヌ砿敢漕 ５− Ｐ蟹ドレイン拡散漫 ６− Ｎ 型！散漫 ７− ゲ − ト ６敞 イ乙 雁 ８− ボッシリコンゲート ９一層間絶越履 １０ ・−一 ズ７ ソ − ド ｔ 極第２図 しＡｊ −ＩＱ −５０！； １０ アノードＦｒＪ７Ｉ］堂圧 （Ｖ）！７
１’１ ４１７向／−Ｐｇｌシ
リコン基技 ２−Ｎ型ウェル ３− 素チ分ｍ砿成 ６−Ｎ 習Ｖ、宗１ ９−漫閏屍扉膜 １０−−アノード電極 Ｉ７−７７ソートを兼 ／２−Ｐ ！拡散１ ７３− Ｎ ！！位量層 ｔＡ３図
Claims (1)
- 一導電型の半導体基板内に反対導電型ウェルを有するＣ
ＭＯＳ型トランジスタの、前記ウェル内に作り込まれた
ＭＯＳトランジスタのゲートとドレインと前記ウェルを
共通接続して一方の電極とし、ソースを他方の電極とし
たダイオードを備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039451A JPS63205946A (ja) | 1987-02-23 | 1987-02-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039451A JPS63205946A (ja) | 1987-02-23 | 1987-02-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63205946A true JPS63205946A (ja) | 1988-08-25 |
Family
ID=12553397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62039451A Pending JPS63205946A (ja) | 1987-02-23 | 1987-02-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63205946A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04241452A (ja) * | 1991-01-14 | 1992-08-28 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| KR100872272B1 (ko) * | 2006-04-18 | 2008-12-05 | 산요덴키가부시키가이샤 | 반도체 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS615567A (ja) * | 1984-06-20 | 1986-01-11 | Hitachi Ltd | 半導体装置 |
-
1987
- 1987-02-23 JP JP62039451A patent/JPS63205946A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS615567A (ja) * | 1984-06-20 | 1986-01-11 | Hitachi Ltd | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04241452A (ja) * | 1991-01-14 | 1992-08-28 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| KR100872272B1 (ko) * | 2006-04-18 | 2008-12-05 | 산요덴키가부시키가이샤 | 반도체 장치 |
| US7633139B2 (en) | 2006-04-18 | 2009-12-15 | Sanyo Electric Co., Ltd. | Semiconductor diode device with lateral transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5329147A (en) | High voltage integrated flyback circuit in 2 μm CMOS | |
| JPS62237757A (ja) | 半導体集積回路とその製造方法 | |
| JPH0456163A (ja) | 半導体装置およびその製造方法 | |
| JP2001291786A (ja) | 半導体装置及びその製造方法 | |
| JPS63205946A (ja) | 半導体装置 | |
| JP2002252289A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS604596B2 (ja) | 相補形ｍｏｓ集積回路の製造方法 | |
| US6809376B2 (en) | Semiconductor integrated circuit device and manufacture method therefore | |
| JPH05226627A (ja) | 半導体装置 | |
| JPS5949702B2 (ja) | 半導体集積回路装置 | |
| JPS59124157A (ja) | 相補型半導体集積回路 | |
| JP2926785B2 (ja) | 半導体装置 | |
| JPH03145163A (ja) | サイリスタ | |
| JPH03209760A (ja) | 半導体装置 | |
| JPH0278275A (ja) | 出力回路 | |
| JPH03205877A (ja) | 絶縁ゲート電界効果トランジスタ | |
| RU2192691C2 (ru) | Комплементарный полупроводниковый прибор | |
| JPH118381A (ja) | 半導体装置 | |
| JPH07101717B2 (ja) | 半導体装置の製造方法 | |
| JPH0289358A (ja) | 相補型ｍｉｓ集積回路 | |
| JPS6149479A (ja) | 半導体装置 | |
| JPH01112763A (ja) | 半導体装置 | |
| JPH09199718A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6074468A (ja) | 半導体装置 | |
| JPS5911667A (ja) | 集積回路 |