JPS63204293A

JPS63204293A - マルチペ−ジの画面表示方法

Info

Publication number: JPS63204293A
Application number: JP62036941A
Authority: JP
Inventors: 聡小林
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 1987-02-20
Filing date: 1987-02-20
Publication date: 1988-08-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明はパーソナル・コンピュータ等によるマルチペ
ージのスクロール表示方法の改良に関するものである。

［従　来　例］従来、この種の表示方法を採っているコンピュータ等に
は、例えば第２図に示すようなハードウェア構成の回路
が設けられている。図において、メモリ（ＲＡＭ）１に
は所定の複数領域のマルチページが設けられており、こ
のマルチページに記憶されている画面表示データはＣＲ
Ｔコントローラ２からの表示アドレス信号により読み出
される。

このメモリ１およびＣＲＴコントローラ２等はＣＰＵ３
とシステムバス４にて接続されている。このシステムバ
ス４は画面表示データを転送するためのデータライン、
メモリ１のアドレス指定のためのアドレスライン、メモ
リ制御ラインからなっている。この表示アドレス信号に
よりメモリ１から読み出された画面表示データがＣＲＴ
コントローラ２に入力される。すると、ＣＲＴコントロ
ーラ２はディスプレイ回路５を介してその画面表示デー
タに応じた画面をディスプレイ装置の表示画面６に表示
することになる。

ここで、例えば第３図に示す如くメモリ１に設けられて
いるマルチページが４ページであり、第４図に示す如く
その１ページが横８０文字（８０バイト）、縦２５行（
２５バイト）の構成で、それぞれのページの表示開始（
先頭）アドレスを（ＡｏｏｏＨ）、（Ａ８００Ｈ）、（
ＢＯＯＯＩ（）。

（Ｂ８００Ｈ）とする。また、一般的にこのディスプレ
イ装置の画面表示は２４行表示になっている。このマル
チページを表示する場合にはそのページの表示開始アド
レスを指定すればよい。また、このマルチページの１ペ
ージ目の表示をスクロールする場合、まずそのマルチペ
ージの１ページの開始アドレス（ＡＯＯＯＨ）が指定さ
れ、１行スクロール毎にマルチページに記憶されている
画面表示データが１行分（８０バイト）繰り上げ、ある
いは繰り下げられる（書き換えられる）。このページが
表示画面６に表示されている状態で、表示開始アドレス
は（ＡＯＯＯＨ）（第５図参照）の内容のアドレス指定
であったものが、１行スクロールアップされるため、（
ＡＯ５０Ｈ）（第６図参照）の内容のアドレス指定に変
る。このとき、２４行目の開始アドレスは（Ａ７３０Ｈ
）の内容のアドレス指定であったものが、（Ａ７８０Ｈ
）の内容のアドレス指定に変る。そして、さらに１行ス
クロールアップされると、表示開始アドレスは（Ａ　Ｏ
Ａ　ＯＨ）　　（第７図参照）の内容のアドレス指定に
変る。このとき、２４行目の開始アドレスは（Ａ７８０
Ｈ）の内容のアドレス指定であったものが、（Ａ　７　
Ｄ　ＯＨ）の内容のアドレス指定に変る。すると、この
２４行目にはマルチページの２ページ目の表示開始アド
レス（Ａ８００Ｈ）（７）内容のアドレス指定が含まれ
る。即ち、画面６のスクローリングはマルチページの１
ページだけでなく、２ページに渡ってしまう。　これを
解決するために、マルチページの１ページをスクローリ
ングする場合、１行スクロールアップする毎に、残りの
ページの２ページ、３ページ、４ページ目の内容をその
１行分繰り下げたアドレスのメモリ１に転送操作をして
いる。　　　　［発明が解決しようとする問題点］しかしながら、上記の場合、転送操作は最大２４行×３
画面に相当する容量をメモリ１内で実行しなければなら
ず、これはＣＰＵの実行時間の大部分を転送処理に費や
されてしまう結果になり、マルチページ機能を十分に発
揮できない原因にもなっている。

この発明は上記問題点に鑑みなされたものであり、その
目的はマルチページジのうちスクローリングしているペ
ージ以下のページの画面表示データの転送操作を必要と
せず、マルチページ機能を十分に発揮させることができ
るマルチページの画面表示方法を提供することにある。

［問題点を解決するための手段］上記目的を達成するために、この発明はメモリの所定複
数領域のマルチページに記憶された画面表示データに応
じた画面をＣＲＴコントローラにてスクロールに表示す
るマルチページの画面表示方法において、前記マルチペ
ージを指定するアドレス信号の上位複数ビットを前記画
面にスクロール表示する１ページのアドレスの上位複数
ビットにマスクする手段を有し、上記マルチページの１
ページに記憶されている画面表示データに応じた前記画
面をスクロール表示する場合には、前記マスクされた上
位複数ビットに該当する前記マルチページの１ページに
記憶されている画面表示データのみを読み出すようにし
たものである。

［実　施　例］以下、この発明の実施例を第１図に基づいて説明する。

なお、図中、第２図と同一部分には同一符号を付し、重
複説明を省略する。

図において、１０はメモリ１（第６図参照）内の表示メ
モリであり、この表示メモリ１０には例えば４ペ一ジ分
のマルチページ１０ａの領域が設けられている。このマ
ルチページ１０ａのアドレスを指定するアドレス信号が
１６ビット構成である場合、その上位５ビットは表示画
面６をスクロール表示しようとするページのアドレスに
マスク（変更して固定すること）され、残りの１１ビッ
トは従来同様のアドレスラインの信号そのままである。

この上位５ビットのマスクはマルチページ１０ａの各ペ
ージの表示開始アドレスが（ＡＯＯＯＨ）、（Ａ８００
Ｈ）、（ＢＯＯＯＨ）、（Ｂ８００Ｈ）である場合、１
ページ目においてはアドレス上位５ビットを（１０１０
０）とし、２ページ目においてはアドレス上位５ビット
を（１０１０１）とし、３ページ目においてはアドレス
上位５ビットを（，１０１１０）とし、４ページ目にお
いてはアドレス上位５ビットを（１０１１１）としてい
る。即ち、残りの１１ビットは、各々のページで（００
００００００００ｏ）から（１１１１１１１１，１１１
）の信号となる。従って、アドレス上位５ビットを（１
０１００）にマスクした場合、マルチページ１０ａを表
示するため表示メモリ１０のアドレス指定をすると、そ
のアドレス指定は１ページ目のみを行うことになる。な
お、この上位５ビットのアドレスをマスクする手段は、
上位５ビットのデータをメモリ１（第２図参照）の所定
の領域に予め設定して置き、そのデータによリオア論理
をとるようにすればよい。

次に上記構成に基づいてマルチページの画面表示方法を
説明する。

まず、ＣＰＵ３　（第２図参照）の制御によって表示メ
モリ１０のマルチページ１０ａに所定の画面表示データ
が記憶された後、このマルチページ１０ａの画面表示デ
ータを表示画面６にスクロール表示するための処理がな
される。そして、１ページ目の表示が行われる場合、従
来同様にＣＲＴコントローラ２からの表示アドレス信号
によりマルチページ１０ａのうちの１ページの画面表示
データが読み出され、この画面表示データがＣＲＴコン
トローラ２に入力される。このマルチページ１０ａから
１ページ目の内容を読み出すための表示アドレス信号は
、その上位５ビットが（１０１００）にマスクされ、残
り１１ビットがシステムバス４のアドレスラインのもの
である。即ち、その表示アドレス信号はマルチページの
アドレス指定の実行で（ＡＯＯＯ）〜（Ａ　７　Ｆ　Ｆ
）となる。

また、マルチページ１０ａから画面表示データを読み出
す表示アドレス信号が２ページ目を指定するものになる
。このとき、上位５ビットがマスクされているために、
その表示アドレス信号は上記１ページ目のアドレス指定
（ＡＯＯＯ）〜（Ａ７ＦＦ）と全く同じになる。また、
３ページ目、４ページ目のアドレス指定がなされる場合
、上記同様の理由から１ページ目と同じ（ＡＯＯＯ）〜
（Ａ７ＦＦ）になる。即ち、マルチページ１０ａをスク
ロール表示する場合において、２ページ目、３ページ目
、４ページ目のアドレス指定は、１ページ目の（ＡＯＯ
Ｏ）〜（Ａ７ＦＦ）になる。そのため、ＣＲＴコントロ
ーラ２に読み出される画面表示データは常にマルチペー
ジ１０ａの１ページ目の内容のものになる。

また、２ページ目の表示がなされる場合、マルチページ
１０ａを指定する表示アドレス信号は。

アドレス上位５ビットが（１０１０１）にマスクされ、
残りの１１ビットがアドレスラインのものである。そこ
で、マルチページ１０ａのアドレス指定がなされると、
マルチページ１０ａの入力アドレスラインは、上位５ビ
ットが（１０１０１）にマスクされているために１ペー
ジ目、３ページ目であっても（ＡＢＯ３）〜（ＡＥＦＦ
）になる。

このように、表示アドレス信号は常にマルチページ１０
ａの２ページ目を指定することになる。

また、マルチページ１０ａの３ページ目および４ページ
目をスクロール表示する場合、上記同様に表示アドレス
信号はマルチページ１０ａの３ページ目および４ページ
目をそれぞれ指定することになる。

このように、マルチページ１０ａをスクロール表示する
場合、スクロールしようとするマルチページ１０ａの所
定ページのアドレスを指定する表示アドレス信号の上位
５ビット（指定ページにて変化せず、ページ間で異なる
アドレスビット）がマスクされる。そのため、マルチペ
ージ１０ａの所定ページをスクロールする毎に、そのペ
ージ以下のページの内容を同じ表示メモリ１０の内で転
送させるという操作を必要としない。即ち、マルチペー
ジ１０ａのページのスクロール処理に際して、マルチペ
ージ１０ａに記憶された画面表示データの転送処理がな
くなり、その分ＣＰＵは他の処理等を実行することがで
き、マルチページ１０ａの表示処理において余裕のある
なかで実行される。

なお、上記実施例では、マルチページ１０ａが４ページ
の場合について説明したが、他の複数ページにあっても
同様に処理することができる。また、１行アップのスク
ロール表示について説明したが、１行ダウンのスクロー
ル表示にあっても同様に処理することができる。

［発明の効果］以上説明したように、この発明によれば、マルチページ
の１ページのスクロール表示処理を実行する場合、他の
ページの内容を他のアドレスに転送する処理を省くこと
ができ、その分ＣＰＵは他の処理の実行ができると共に
、スクロール表示処理速度をアップさせることができる
。また、この発明によれば、ハードウェアで処理してい
るため、ソフトウェアのメモリ管理プログラムが簡略化
されてマルチページ表示処理のソフトウェアの開発も容
易になるという効果がある。

【図面の簡単な説明】

第１図はこの発明のマルチページの画面表示方法が適用
されるディスプレイ制御回路のブロック図、第２図は従
来のディスプレイ制御回路のブロック図、第３図は上記
ディスプレイ制御回路にて表示制御されるマルチページ
のメモリマツプを示す図、第４図は上記マルチページの
１ペ一ジ分を説明するための図、第５図乃至第７図は従
来のマルチページのスクロールを説明するための図であ
る。図中、１，１０はメモリ（ＲＡＭ）、２はＣＲＴコント
ローラ、３はＣＰＵ、４はシステムバス、５はディスプ
レイ回路、６は表示画面、１０ａはマルチページである
。

Claims

【特許請求の範囲】

（１）メモリの所定複数領域のマルチページに記憶され
た画面表示データに応じた画面をＣＲＴコントローラの
制御によりスクロール表示するマルチページの画面表示
方法において、前記マルチページを指定するアドレス信号の上位複数ビ
ットを前記画面にスクロール表示する１ページのアドレ
スの上位複数ビットにマスクする手段を有し、上記マル
チページの１ページに記憶されている画面表示データに
応じた画面をスクロール表示する場合には、前記マスク
された上位複数ビットに該当する前記マルチページの１
ページに記憶されている画面表示データのみを読み出す
ようにしたことを特徴とするマルチページの画面表示方
法。
（２）特許請求の範囲（１）において、前記アドレス信
号が１６ビットである場合、前記上位複数ビットは５ビ
ットであることを特徴とするマルチページの画面表示方
法。