JPS63202040A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63202040A JPS63202040A JP3486787A JP3486787A JPS63202040A JP S63202040 A JPS63202040 A JP S63202040A JP 3486787 A JP3486787 A JP 3486787A JP 3486787 A JP3486787 A JP 3486787A JP S63202040 A JPS63202040 A JP S63202040A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicide film
- semiconductor device
- point metal
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 238000004544 sputter deposition Methods 0.000 claims abstract description 8
- 238000002844 melting Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 230000008018 melting Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 abstract description 12
- 229910021344 molybdenum silicide Inorganic materials 0.000 abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 229920005591 polysilicon Polymers 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract 1
- 229910052750 molybdenum Inorganic materials 0.000 abstract 1
- 239000011733 molybdenum Substances 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000012993 chemical processing Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002062 proliferating effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は半導体装置の製造方法に関し、特に高融点金
属シリサイド膜からなる電極配線の形成方法に関するも
のである。
属シリサイド膜からなる電極配線の形成方法に関するも
のである。
［従来の技術］
第２Ａ図〜第２Ｈ図は、従来の半導体装置の製造方法を
示す工程断面図である。
示す工程断面図である。
まず、第２Ａ図に示すように、シリコン基板１の表面の
所定領域に選択的に熱酸化膜を成長させて素子分離層２
を形成する。次に、第２Ｂ図に示すように、シリコン基
板１および素子分離層２の表面にポリシリコン膜３をＣ
ＶＤ （Ｃｈｅｍｉｃａｌ Ｖａ−ｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法等により堆積させる。そして、ポリシリ
コン膜３に写真製版および化学処理を施してポリシリコ
ン膜３の所定領域を選択的に残すことによって、第２Ｃ
図に示すように、第一ゲート４を形成する。さらに、第
２Ｄ図に示すように、ゲート酸化膜となる熱酸化膜５を
形成する。
所定領域に選択的に熱酸化膜を成長させて素子分離層２
を形成する。次に、第２Ｂ図に示すように、シリコン基
板１および素子分離層２の表面にポリシリコン膜３をＣ
ＶＤ （Ｃｈｅｍｉｃａｌ Ｖａ−ｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法等により堆積させる。そして、ポリシリ
コン膜３に写真製版および化学処理を施してポリシリコ
ン膜３の所定領域を選択的に残すことによって、第２Ｃ
図に示すように、第一ゲート４を形成する。さらに、第
２Ｄ図に示すように、ゲート酸化膜となる熱酸化膜５を
形成する。
次に、第２Ｅ図に示すように、前記熱酸化膜５上にポリ
シリコン膜６を堆積させる。そして、第２Ｆ図に示すよ
うに、ポリシリコン膜６上にモリブデンシリサイド膜７
をスパッタ法によって堆積させ、写真製版および化学処
理を施すことによって、ポリシリコン膜６とモリブデン
シリサイド膜７とからなる第二ゲート（ポリサイドゲー
ト）配線８を形成する。
シリコン膜６を堆積させる。そして、第２Ｆ図に示すよ
うに、ポリシリコン膜６上にモリブデンシリサイド膜７
をスパッタ法によって堆積させ、写真製版および化学処
理を施すことによって、ポリシリコン膜６とモリブデン
シリサイド膜７とからなる第二ゲート（ポリサイドゲー
ト）配線８を形成する。
さらに、第２Ｇ図に示すように、ソース・ドレイン領域
を形成するために、上方からシリコン基板１に不純物９
をイオン注入し、その不純物９を電気的に活性するため
に熱処理を行なう。次いで、第２Ｈ図に示すように、第
二ゲート配線８上に高温酸化膜１０を堆積させる。この
ようにして、ＭＯＳの第二ゲート電極配線を形成する。
を形成するために、上方からシリコン基板１に不純物９
をイオン注入し、その不純物９を電気的に活性するため
に熱処理を行なう。次いで、第２Ｈ図に示すように、第
二ゲート配線８上に高温酸化膜１０を堆積させる。この
ようにして、ＭＯＳの第二ゲート電極配線を形成する。
［発明が解決しようとする問題点］
上記の従来の製造方法によると、不純物領域を活性化す
るための熱処理時に、モリブデンシリサイド膜７の段差
部においてマイクロクラックが発生し、次工程の高温酸
化膜１０の形成時にそのマイクロクラックに沿って増殖
酸化が起こる。その結果、第二ゲート配線８の抵抗が異
常に高くなるという問題点があった。
るための熱処理時に、モリブデンシリサイド膜７の段差
部においてマイクロクラックが発生し、次工程の高温酸
化膜１０の形成時にそのマイクロクラックに沿って増殖
酸化が起こる。その結果、第二ゲート配線８の抵抗が異
常に高くなるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、高融点金属シリサイド膜の段差部においてマ
イクロクラックが発生するのを防止することによって低
抵抗の配線層を得ることを目的とする。
たもので、高融点金属シリサイド膜の段差部においてマ
イクロクラックが発生するのを防止することによって低
抵抗の配線層を得ることを目的とする。
［間ｍ点を解決するための手段］
この発明に係る半導体装置の製造方法は、半導体基板の
表面上にスパッタ法により高融点金属シリサイド膜を形
成する際に、半導体基板を６００℃以上に加熱するもの
である。
表面上にスパッタ法により高融点金属シリサイド膜を形
成する際に、半導体基板を６００℃以上に加熱するもの
である。
［作用コ
この発明においては、高融点金属シリサイド膜をスパッ
タ法により形成する際に、高遥点金属の再結合温度、す
なわち、高融点金属の融点の約３分の１である６００℃
以上の温度で基板加熱することによって、段差部におい
ても高融点金属シリサイド膜の被覆性が良くなり、すな
わち、ステップカバレッジが良好となり、マイクロクラ
ックの発生が防止される。
タ法により形成する際に、高遥点金属の再結合温度、す
なわち、高融点金属の融点の約３分の１である６００℃
以上の温度で基板加熱することによって、段差部におい
ても高融点金属シリサイド膜の被覆性が良くなり、すな
わち、ステップカバレッジが良好となり、マイクロクラ
ックの発生が防止される。
［実施例］
以下、この発明の一実施例を図面を用いて説明する。
第１Ａ図〜第１Ｃ図は、この発明の一実施例による半導
体装置の製造方法の主要工程を示す断面図である。
体装置の製造方法の主要工程を示す断面図である。
第１Ａ図に示すように、第２Ａ図〜第２Ｅ図の従来の方
法と同様の方法によって、第二ゲートのポリシリコン膜
６まで形成する。次に、第２Ｂ図に示すように、シリコ
ン基板１を裏面より６００℃以上の温度で加熱しながら
、前記ポリシリコン膜６上にスパッタ法によってモリブ
デンシリサイド７ａを堆積させる。すると、第１Ｃ図に
示すように、ステップカバレッジの良好なモリブデンシ
リサイド膜７が形成される。このようにして、ポリシリ
コン膜６とモリブデンシリサイド膜７とからなる二層構
造の第二ゲート配線８が形成され、モリブデンシリサイ
ド膜７の段差部においてもマイクロクラックが発生しな
い。
法と同様の方法によって、第二ゲートのポリシリコン膜
６まで形成する。次に、第２Ｂ図に示すように、シリコ
ン基板１を裏面より６００℃以上の温度で加熱しながら
、前記ポリシリコン膜６上にスパッタ法によってモリブ
デンシリサイド７ａを堆積させる。すると、第１Ｃ図に
示すように、ステップカバレッジの良好なモリブデンシ
リサイド膜７が形成される。このようにして、ポリシリ
コン膜６とモリブデンシリサイド膜７とからなる二層構
造の第二ゲート配線８が形成され、モリブデンシリサイ
ド膜７の段差部においてもマイクロクラックが発生しな
い。
なお、上記実施例においては、高融点金属シリサイド膜
として、モリブデンシリサイドを用いているが、タング
ステンシリサイド、タンタルシリサイド等を用いてもよ
い。
として、モリブデンシリサイドを用いているが、タング
ステンシリサイド、タンタルシリサイド等を用いてもよ
い。
［発明の効果］
以上のようにこの発明によれば、高融点金属シリサイド
膜をスパッタ法により形成する際に、６００℃以上の基
板加熱を行なうことによって、高融点金属シリサイド膜
のステップカバレッジが良好となり、マイクロクラック
の発生が回避されるので、配線層の抵抗の増加を防ぐこ
とができる。
膜をスパッタ法により形成する際に、６００℃以上の基
板加熱を行なうことによって、高融点金属シリサイド膜
のステップカバレッジが良好となり、マイクロクラック
の発生が回避されるので、配線層の抵抗の増加を防ぐこ
とができる。
第１Ａ図〜第１Ｃ図はこの発明の一実施例による半導体
装置の製造方法を示す工程断面図、第２Ａ図〜第２Ｈ図
は従来の半導体装置の製造方法を示す工程断面図である
。 図において、１はシリコン基板、６はポリシリコン膜、
７はモリブデンシリサイド膜、８は第二ゲート配線であ
る。 なお、各図中同一符号は同一または相当部分を示す。
装置の製造方法を示す工程断面図、第２Ａ図〜第２Ｈ図
は従来の半導体装置の製造方法を示す工程断面図である
。 図において、１はシリコン基板、６はポリシリコン膜、
７はモリブデンシリサイド膜、８は第二ゲート配線であ
る。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 高融点金属シリサイド膜からなる配線層を備えた半導体
装置の製造方法であって、 半導体基板を６００℃以上に加熱しながら、その半導体
基板の表面上にスパッタ法により高融点金属シリサイド
膜を形成し、その高融点金属シリサイド膜をエッチング
により加工して配線層を形成する、半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3486787A JPS63202040A (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3486787A JPS63202040A (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63202040A true JPS63202040A (ja) | 1988-08-22 |
Family
ID=12426111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3486787A Pending JPS63202040A (ja) | 1987-02-17 | 1987-02-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63202040A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009096095A1 (ja) * | 2008-01-30 | 2009-08-06 | Tokyo Electron Limited | 薄膜の形成方法、プラズマ成膜装置及び記憶媒体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5989413A (ja) * | 1982-11-15 | 1984-05-23 | Hitachi Ltd | Ｉｃの配線パタ−ン形成方法 |
| JPS61174745A (ja) * | 1985-01-30 | 1986-08-06 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1987
- 1987-02-17 JP JP3486787A patent/JPS63202040A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5989413A (ja) * | 1982-11-15 | 1984-05-23 | Hitachi Ltd | Ｉｃの配線パタ−ン形成方法 |
| JPS61174745A (ja) * | 1985-01-30 | 1986-08-06 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009096095A1 (ja) * | 2008-01-30 | 2009-08-06 | Tokyo Electron Limited | 薄膜の形成方法、プラズマ成膜装置及び記憶媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0213197A1 (en) | MANUFACTURING PROCESS OF SEMICONDUCTORS. | |
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPH07120653B2 (ja) | モノリシック集積回路の製造方法 | |
| JPS63202040A (ja) | 半導体装置の製造方法 | |
| JPH1092764A (ja) | 半導体素子のポリサイド層形成方法 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| JPH08204188A (ja) | 半導体装置およびその製造方法 | |
| JPS62154784A (ja) | 半導体装置 | |
| KR100317338B1 (ko) | 반도체 소자 제조 방법 | |
| JPS62293772A (ja) | 半導体装置 | |
| TW558759B (en) | Method of forming and etching resistor protection oxide layer | |
| JP2705092B2 (ja) | 半導体装置の製造方法 | |
| JPS6074675A (ja) | 半導体装置 | |
| JPS61245552A (ja) | 半導体装置の製造方法 | |
| JPH0349230A (ja) | 半導体装置とその製造方法 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JPS61156837A (ja) | 半導体装置の製造方法 | |
| JPH02264440A (ja) | 電荷転送装置の製造方法 | |
| JPH09293722A (ja) | 半導体装置の製造方法 | |
| JPH03157925A (ja) | 半導体装置の製造方法 | |
| JPH06104428A (ja) | 半導体装置及びその製造方法 | |
| JPH0235773A (ja) | 半導体装置 | |
| JPH10340864A (ja) | 積層形アモルファス・シリコンの形成方法 | |
| JPH0242762A (ja) | 薄膜トランジスタ |