JPH0242762A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH0242762A JPH0242762A JP19362588A JP19362588A JPH0242762A JP H0242762 A JPH0242762 A JP H0242762A JP 19362588 A JP19362588 A JP 19362588A JP 19362588 A JP19362588 A JP 19362588A JP H0242762 A JPH0242762 A JP H0242762A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- wiring
- polycrystalline silicon
- insulating substrate
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 17
- 239000002184 metal Substances 0.000 abstract description 12
- 229910052751 metal Inorganic materials 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 26
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は絶縁基板上に形成される薄膜トランジスタ（以
下、ＴＰＴという）に関する。
下、ＴＰＴという）に関する。
通常、例えばイメージセンサの駆動回路等に使用される
ＴＰＴはキャリアの移動度が高くしかも高速動作をする
ことが要求されるため、アモルファスシリコンＴＰＴよ
り多結晶シリコンＴＰＴが多用される。このような多結
晶シリコンＴＰＴはその製造工程の一例を示す第２図の
ような工程により製造されるものである。
ＴＰＴはキャリアの移動度が高くしかも高速動作をする
ことが要求されるため、アモルファスシリコンＴＰＴよ
り多結晶シリコンＴＰＴが多用される。このような多結
晶シリコンＴＰＴはその製造工程の一例を示す第２図の
ような工程により製造されるものである。
まず、絶縁基板１上に活性層２となる多結晶シリコンを
ＣｖＤ等により堆積し、所定のパターンに加工する（第
２図（ａ））。次に熱酸化等によりゲート酸化膜３を形
成し、その上にゲート電極４となる多結晶シリコンをＣ
ＶＤ等により堆積し、所定のパターンに加工した後、ゲ
ートおよびソース・ドレインに不純物を拡散して低抵抗
化する（第２図（ｂ））。その後１層間絶縁膜５となる
Ｓｉｎ、等をＣＶＤ等により堆積し、ソース・ドレイン
やゲートとの接続部にコンタクトホールを形成する（第
２図（Ｃ））。そして。
ＣｖＤ等により堆積し、所定のパターンに加工する（第
２図（ａ））。次に熱酸化等によりゲート酸化膜３を形
成し、その上にゲート電極４となる多結晶シリコンをＣ
ＶＤ等により堆積し、所定のパターンに加工した後、ゲ
ートおよびソース・ドレインに不純物を拡散して低抵抗
化する（第２図（ｂ））。その後１層間絶縁膜５となる
Ｓｉｎ、等をＣＶＤ等により堆積し、ソース・ドレイン
やゲートとの接続部にコンタクトホールを形成する（第
２図（Ｃ））。そして。
配置ｌＡ６となるＡＱ等の金属を蒸着、スパッタ等で堆
積し、所定のパターンに加工することによりＴＰＴが得
られる（第２図（ｄ））。
積し、所定のパターンに加工することによりＴＰＴが得
られる（第２図（ｄ））。
このようにして得られるＴＰＴはその配線６が層間絶縁
膜５上およびコンタクトホール内に形成されるため、コ
ンタクトホールやゲート電極の段差により配線金属が段
差部分で断線したり、あるいは細りが生ずる問題点を有
し、製造歩留りおよび信頼性の低下をきたすおそれのあ
るものであった。
膜５上およびコンタクトホール内に形成されるため、コ
ンタクトホールやゲート電極の段差により配線金属が段
差部分で断線したり、あるいは細りが生ずる問題点を有
し、製造歩留りおよび信頼性の低下をきたすおそれのあ
るものであった。
本発明は配線のステップカバレッジの不良に伴う断線、
細りを防止し１歩留りおよび信頼性を向上させたＴＰＴ
を提供するこ１とを目的とするものである。
細りを防止し１歩留りおよび信頼性を向上させたＴＰＴ
を提供するこ１とを目的とするものである。
本発明は絶縁基板上に形成されるＴＰＴにおいて、ソー
ス・ドレインからの配線が絶縁基板上に直接形成されて
いることを特徴とするものである。
ス・ドレインからの配線が絶縁基板上に直接形成されて
いることを特徴とするものである。
本発明のＴＰＴは絶縁基板上に配線を形成後、この上に
活性層となるべき多結晶シリコンを形成し、その後は順
次ＴＰＴを作製すればよく、その製造工程の一例を第１
図を参照して説明する。
活性層となるべき多結晶シリコンを形成し、その後は順
次ＴＰＴを作製すればよく、その製造工程の一例を第１
図を参照して説明する。
すなわち、まず絶縁基板１１上に配線となる金属１２を
蒸着、スパッタ等により堆積し、所定のパターンに加工
する（第１図（ａ））。その上に活性層となる多結晶シ
リコン１３をＣＶＤ等により堆積し、表面を熱酸化して
酸化膜１４を形成し、さらに窒化シリコン膜１５を堆積
する。これらの上に活性層として残したい部分のみレジ
スト１６でカバーしく第１図（ｂ））、その他の部分の
窒化シリコン膜１５および酸化膜１４をエツチングし、
レジスト１６を除去する。残った窒化シリコン膜１５を
マスクとして多結晶シリコン１３を選択酸化して選択酸
化膜１３′により活性領域を分離し、窒化シリコン膜１
５、酸化膜１４を除去する（第１図（ｄ））、これら第
１図（ｂ）〜（ｄ）工程はＬＯＣＯ８法と呼ばれるもの
であり、このような方法を用いるのは、次工程のゲート
酸化膜の形成時に配線金属１２が酸化されないようにす
るためである。ゲート酸化膜１７を形成後、配線金属１
２とゲート電極のコンタクトをとるため、レジスト１８
パターンを形成する（第１図（ｅ））。
蒸着、スパッタ等により堆積し、所定のパターンに加工
する（第１図（ａ））。その上に活性層となる多結晶シ
リコン１３をＣＶＤ等により堆積し、表面を熱酸化して
酸化膜１４を形成し、さらに窒化シリコン膜１５を堆積
する。これらの上に活性層として残したい部分のみレジ
スト１６でカバーしく第１図（ｂ））、その他の部分の
窒化シリコン膜１５および酸化膜１４をエツチングし、
レジスト１６を除去する。残った窒化シリコン膜１５を
マスクとして多結晶シリコン１３を選択酸化して選択酸
化膜１３′により活性領域を分離し、窒化シリコン膜１
５、酸化膜１４を除去する（第１図（ｄ））、これら第
１図（ｂ）〜（ｄ）工程はＬＯＣＯ８法と呼ばれるもの
であり、このような方法を用いるのは、次工程のゲート
酸化膜の形成時に配線金属１２が酸化されないようにす
るためである。ゲート酸化膜１７を形成後、配線金属１
２とゲート電極のコンタクトをとるため、レジスト１８
パターンを形成する（第１図（ｅ））。
選択酸化膜１３’にコンタクトホールを形成した後、ゲ
ート電極となる多結晶シリコン１９をＣＶＤ等により堆
積し、レジスト２０パターンを形成する（第１図（ｆ）
）。多結晶シリコン１９をゲート電極パターンに加工し
、ゲート酸化膜１７もエツチングした後、不純物２１を
拡散し、ＭＯＳトランジスタを形成する（第１図（ｇ）
）。
ート電極となる多結晶シリコン１９をＣＶＤ等により堆
積し、レジスト２０パターンを形成する（第１図（ｆ）
）。多結晶シリコン１９をゲート電極パターンに加工し
、ゲート酸化膜１７もエツチングした後、不純物２１を
拡散し、ＭＯＳトランジスタを形成する（第１図（ｇ）
）。
以上説明したのは多結晶シリコンＴＰＴを得るための工
程の一例を示したものであり、本発明でいうＴＦＴは多
結晶シリコンＴＰＴに限らず、アモルファスシリコンＴ
ＰＴ等も含むことはもちろんである。しかし、多結晶シ
リコンＴＰＴはアモルファスシリコンＴＰＴに比べてキ
ャリアの移動度が高く、高速で動作可能である利点を有
する。この多結晶シリコンＴＰＴの利点を活かすために
はゲート絶縁膜として熱酸化膜を使用することが多いが
、配線金属材料に高融点金属１例えばＭｏ、Ｔｉ、Ｗ、
Ｔａ等を用いることにより、熱酸化膜形成時の加熱に耐
え、配線を絶縁基板上に直接形成することが可能となる
。
程の一例を示したものであり、本発明でいうＴＦＴは多
結晶シリコンＴＰＴに限らず、アモルファスシリコンＴ
ＰＴ等も含むことはもちろんである。しかし、多結晶シ
リコンＴＰＴはアモルファスシリコンＴＰＴに比べてキ
ャリアの移動度が高く、高速で動作可能である利点を有
する。この多結晶シリコンＴＰＴの利点を活かすために
はゲート絶縁膜として熱酸化膜を使用することが多いが
、配線金属材料に高融点金属１例えばＭｏ、Ｔｉ、Ｗ、
Ｔａ等を用いることにより、熱酸化膜形成時の加熱に耐
え、配線を絶縁基板上に直接形成することが可能となる
。
このようにして得られるＴＰＴはソース・ドレインから
の配線が絶縁基板上に直接形成されているため、従来の
ＴＰＴにおけるように配線を層間絶縁膜上に設ける場合
に比べて層間絶縁膜に形成されたコンタクトホールやゲ
ート電極部の段差の影響を全く受けず、配線の断線、細
り等が生じないものである。
の配線が絶縁基板上に直接形成されているため、従来の
ＴＰＴにおけるように配線を層間絶縁膜上に設ける場合
に比べて層間絶縁膜に形成されたコンタクトホールやゲ
ート電極部の段差の影響を全く受けず、配線の断線、細
り等が生じないものである。
以上のような本発明によれば、配線金属が絶縁基板上に
直接形成され、活性層がその上に設けられるため、ソー
ス・ドレイン部分のコンタクトホールが不要となりマス
ク合せに余裕ができ、しかも配線の断線や細りがなくな
り、製造歩留りが向上するとともに信頼性が向上したＴ
ＰＴが得られるという効果を有する。
直接形成され、活性層がその上に設けられるため、ソー
ス・ドレイン部分のコンタクトホールが不要となりマス
ク合せに余裕ができ、しかも配線の断線や細りがなくな
り、製造歩留りが向上するとともに信頼性が向上したＴ
ＰＴが得られるという効果を有する。
第１図は本発明に係るＴＰＴの製造の一例を示す工程説
明図であり、（Ａ）は断面、（Ｂ）は平面で示したもの
である。 第２図は従来のＴＰＴの製造の一例を示す工程説明図で
あり、（Ａ）は断面、（Ｂ）は平面で示したものである
。 ＩＩ・・・絶縁基板 Ｉ２・・・配線金属１３・・
・多結晶シリコン１３’・・・選択酸化膜１４・・・酸
化膜 １５・・・窒化シリコン膜１６・・・レジ
スト １７・・・ゲート酸化膜１８・・・レジスト
１９・・・多結晶シリコン２０・・・レジスト
パターン ２１・・・不純物
明図であり、（Ａ）は断面、（Ｂ）は平面で示したもの
である。 第２図は従来のＴＰＴの製造の一例を示す工程説明図で
あり、（Ａ）は断面、（Ｂ）は平面で示したものである
。 ＩＩ・・・絶縁基板 Ｉ２・・・配線金属１３・・
・多結晶シリコン１３’・・・選択酸化膜１４・・・酸
化膜 １５・・・窒化シリコン膜１６・・・レジ
スト １７・・・ゲート酸化膜１８・・・レジスト
１９・・・多結晶シリコン２０・・・レジスト
パターン ２１・・・不純物
Claims (1)
- １、絶縁基板上に形成される薄膜トランジスタにおいて
、ソース・ドレインからの配線が絶縁基板上に直接形成
されていることを特徴とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19362588A JPH0242762A (ja) | 1988-08-03 | 1988-08-03 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19362588A JPH0242762A (ja) | 1988-08-03 | 1988-08-03 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0242762A true JPH0242762A (ja) | 1990-02-13 |
Family
ID=16311051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19362588A Pending JPH0242762A (ja) | 1988-08-03 | 1988-08-03 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0242762A (ja) |
-
1988
- 1988-08-03 JP JP19362588A patent/JPH0242762A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| KR910006700B1 (ko) | Mos형 반도체장치의 제조방법 | |
| JPH0242762A (ja) | 薄膜トランジスタ | |
| JPS5923468B2 (ja) | 半導体装置の製造方法 | |
| JP2809172B2 (ja) | 半導体装置 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62219960A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPH0216019B2 (ja) | ||
| JPH0290569A (ja) | 半導体装置の製造方法 | |
| JPH0529346A (ja) | 半導体装置の製造方法 | |
| JPS5823745B2 (ja) | Ｍｏｓ ガタシユウセキカイロソウチノ セイゾウホウホウ | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPH056345B2 (ja) | ||
| JPH04303925A (ja) | 半導体装置の製造方法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JP2000299472A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6185853A (ja) | 半導体装置 | |
| JPH07326749A (ja) | 半導体装置とその製造方法 | |
| JPS63202040A (ja) | 半導体装置の製造方法 | |
| JPH038339A (ja) | 半導体装置及びその製造方法 | |
| JPS5852874A (ja) | 薄膜トランジスタ− | |
| JPH05326513A (ja) | 多結晶シリコン多層配線の形成方法 | |
| JPS63273358A (ja) | 薄膜トランジスタとその製造方法 |