JPH05326513A

JPH05326513A - 多結晶シリコン多層配線の形成方法

Info

Publication number: JPH05326513A
Application number: JP12302992A
Authority: JP
Inventors: Hisashi Oshiba; 久大柴; Takafumi Hiuga; 隆文日向; Hironobu Suzuki; 啓修鈴木
Original assignee: Fujifilm Microdevices Co Ltd; Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp; Fujifilm Microdevices Co Ltd
Priority date: 1992-05-15
Filing date: 1992-05-15
Publication date: 1993-12-10

Abstract

(57)【要約】（修正有）【目的】第２の多結晶Ｓｉ層１５下端部における突起
部の形成を低減し、絶縁耐圧性に優れた多結晶Ｓｉ多層
配線の形成方法を提供する。【構成】シリコン基板１上に第１の酸化膜２を形成す
る工程と、該第１の酸化膜上に第１の多結晶シリコン層
３を堆積する工程と、該第１の多結晶シリコン層上にパ
ターニングしたマスク４を形成する工程と、該マスクを
エッチングマスクとして前記第１の多結晶シリコン層３
を異方性エッチングによってパターニングする工程と、
前記マスク４を除去後、前記第１の多結晶シリコン層の
側壁を覆って絶縁物スペーサ層５を堆積する工程と、該
絶縁物スペーサ層５を異方性ドライエッチングによって
エッチングし、前記第１の多結晶シリコン層側壁上に側
壁スペーサ層を残す工程と、前記第１の酸化膜２をウエ
ットエッチングする工程と、シリコン表面を熱酸化して
第２の酸化膜を形成する工程と、該第２の酸化膜上に第
２の多結晶シリコン層を堆積する工程とを含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、酸化膜を介した多結晶
シリコン多層配線に関し、特に上下層間の絶縁耐圧不良
を防止したシリコン基板上の多結晶シリコン多層配線の
形成方法に関する。

【０００２】

【従来の技術】近年、Ｓｉテクノロジーの絶え間ない進
歩によって大面積基板へのデバイスの大規模集積化が可
能となった。ＤＲＡＭに代表されるＳｉＭＯＳ型デバイ
スは、高度に集積化された結果、各素子は微細化され、
多層配線化されている。

【０００３】多層配線は絶縁膜を介して行なわれるの
で、リーク電流を避けるために高品位の絶縁膜が要求さ
れる。Ｓｉ系材料の場合、最も優れた品位の絶縁膜は高
温熱酸化によって得られるＳｉＯ₂膜である。この他
に、Ｓｉ₃Ｎ₄やＴａ₂Ｏ₅等の堆積が用いられる。

【０００４】配線材料には、低集積回路の場合、Ａｌに
代表される金属がよく用いられるが、多層配線では上記
したような高品位絶縁膜形成のため、高温（たとえば１
０００℃程度）プロセスを含むので、不純物拡散を恐れ
て最上層を除く下層の配線にはＳｉ系材料が多く用いら
れるようになった。

【０００５】すなわち、多結晶Ｓｉや非晶質Ｓｉ、ある
いはシリサイドである。特に、多結晶Ｓｉや非晶質Ｓｉ
は層堆積がＳｉ系材料形成の同一装置内で簡単に行なう
ことができるので、ＭＯＳ型デバイス形成に多用され
る。

【０００６】たとえば、ＣＣＤ（電荷転送素子）やＴＦ
Ｔ（薄膜トランジスタ）の集積回路用である。これらの
デバイスは撮像装置やラインセンサ、プリンタや液晶表
示装置に盛んに利用されている。勿論、ＤＲＡＭのＭＯ
Ｓゲート等にも用いられる。

【０００７】非晶質Ｓｉはガラス基板上等に低温形成で
きるのが特徴であるが、キャリア捕獲準位が多く、ま
た、高温プロセスに耐えないため、大面積低価格デバイ
スに用途が限定されてくる。

【０００８】これに対して、多結晶Ｓｉはドーピングも
容易な上にキャリア移動度も高く、１０^-3Ωｃｍ程度に
まで低抵抗化できる。また、界面準位も低く、高温プロ
セスにも充分耐えるので、ＤＲＡＭメモリセルの形成や
ＣＣＤデバイス等の多層配線材料に重用されている。

【０００９】Ｓｉ基板上に多結晶シリコン層をゲート電
極、コンタクト電極、配線材料等として２層形成する場
合、従来は図２に示すようなプロセスによっていた。ま
ず、図２（Ａ）に示すように、Ｓｉ基板１０にｐ−ｎ接
合領域を形成後（図２では便宜的に全面にｐ−ｎ接合が
形成されている）、第１の酸化膜１１を形成し、その上
に第１の多結晶Ｓｉ層１２を堆積する。第１の酸化膜１
１の形成は、望ましくはＳｉ基板１０表面の高温熱酸化
によるＳｉＯ₂膜の生成であるが、ＣＶＤ法等によるＳ
ｉＯ₂やＴａ₂Ｏ₅の堆積で置き換えてもよい。

【００１０】次に、図２（Ｂ）に示すように、多結晶Ｓ
ｉ層のパターニングを行なう。まず、第１の多結晶Ｓｉ
層１２表面に、ホトレジスト膜１３を塗布し、ホトリソ
グラフィ（露光、現像）によって所定のパターンにホト
レジスト膜１３をパターニング後、これをマスクとして
異方性の強い（マスク面に垂直方向のエッチング速度の
大きな）ドライエッチング（塩素系ガス等使用）により
マスクレス領域（マスクの存在しない領域）の第１の多
結晶層１２をエッチオフする。

【００１１】続いて、ホトレジスト膜１３および第１の
多結晶Ｓｉ層１２を、マスクとして第１の酸化膜１１を
ウエットエッチングによりエッチオフする。その後、ホ
トレジスト膜１３を除去すると、図２（Ｃ）に示す如
く、Ｓｉ基板１０上に分離された第１の多結晶Ｓｉ層１
２と第１の酸化膜１１の領域が形成される。

【００１２】次に、ＨＣｌを用いた塩酸酸化やＯ₂を用
いたドライ酸化等によりＳｉ表面を酸化し、図２（Ｄ）
に示すようにＳｉＯ₂膜（第２の酸化膜）１４をＳｉ基
板１０および第１の多結晶Ｓｉ層１２の上に形成する。

【００１３】さらに、図２（Ｅ）に示すように、第２の
酸化膜１４上に減圧ＣＶＤ法等を用いて第２の多結晶Ｓ
ｉ層１５を堆積する。引続き、ホトリソグラフィを用い
て第２の多結晶Ｓｉ層１５のパターニングを行なう（図
示せず）。このようにして、多層多結晶シリコンの配線
層が形成される。

【００１４】多結晶Ｓｉ層の多層配線を行なう場合、上
下配線間の電気的短絡を防止するためには、その間に介
在する酸化膜の品位が重要である。特に、多結晶Ｓｉは
粒界が多数存在して結晶性が悪いため、単結晶Ｓｉ上の
酸化膜形成に比べて多結晶Ｓｉ上に形成される酸化膜は
膜質が低下し易い。

【００１５】そこで、図２（Ｄ）で示したように、上下
の多結晶Ｓｉ層１２、１５間に介在する酸化膜は、一般
にＳｉの酸化によって形成される。その結果、第２の酸
化膜１４の品位は高く、多結晶Ｓｉ層１２、１５間の層
間絶縁は、平坦部では良好である。

【００１６】

【発明が解決しようとする課題】ところで、図２（Ｃ）
中のＦで示すように、第１の酸化膜１１のウエットエッ
チングの工程でしばしばアンダーカットが生じ、好まし
くない現象が発生する。図２（Ｅ）に示す第２の多結晶
Ｓｉ層堆積後のＦ部の拡大図を、図３に示す。

【００１７】ウエットエッチング（等方性エッチング）
の過程で第１の多結晶Ｓｉ層１２の直下領域では、第１
の酸化膜１１のサイドエッチングが進み、その結果第１
の酸化膜１１はアンダーカットされる。

【００１８】したがって、図２（Ｄ）に示す次の熱酸化
工程で形成される第２の酸化膜１４の表面は、アンダー
カットされた第１の多結晶Ｓｉ層１２下に食い込むよう
な形状となる。

【００１９】第２の酸化膜を形成する熱酸化工程でＳｉ
が酸化してＳｉＯ₂になると、体積膨張を起こすため、
第１の多結晶Ｓｉ層１２は上部に持ち上げられ、酸化が
さらに横方向に進み、歪も発生するものと考えられる。

【００２０】図２（Ｅ）で示した次の工程においては、
第２の多結晶Ｓｉ層１５は、下部で第１の多結晶Ｓｉ層
１２に近付くように、突起状に食い込んで堆積する。こ
の突起部近傍では、電界が集中してしまう。また、第１
の多結晶Ｓｉ層１２下の酸化膜は機械的歪を受けて膜質
が低下する。このため、第１の多結晶Ｓｉ層１２と第２
の多結晶Ｓｉ層１５間の絶縁耐圧低下の原因となる。

【００２１】本発明の目的は、第２の多結晶Ｓｉ層１５
下端部における突起部の形成を低減し、絶縁耐圧性に優
れた多結晶Ｓｉ多層配線の形成方法を提供することであ
る。

【００２２】

【課題を解決するための手段】本発明の多結晶シリコン
多層配線の形成方法は、シリコン基板上に第１の酸化膜
を形成する工程と、該第１の酸化膜上に第１の多結晶シ
リコン層を堆積する工程と、該第１の多結晶シリコン層
上にパターニングしたマスクを形成する工程と、該マス
クをエッチングマスクとして前記第１の多結晶シリコン
層を異方性エッチングによってパターニングする工程
と、前記マスクを除去後、前記第１の多結晶シリコン層
の側壁を覆って絶縁物スペーサ層を堆積する工程と、該
絶縁物スペーサ層を異方性ドライエッチングによってエ
ッチングし、前記第１の多結晶シリコン層側壁上に側壁
スペーサ層を残す工程と、前記酸化膜をウエットエッチ
ングする工程と、シリコン表面を熱酸化して第２の酸化
膜を形成する工程と、該第２の酸化膜上に第２の多結晶
シリコン層を堆積する工程とを含む。好ましくは、絶縁
物は酸化シリコンである。また、酸化シリコンの絶縁物
スペーサ層の厚さは好ましくは第１の酸化膜より厚い。

【００２３】図１は、本発明の原理説明図であり、工程
の主要部分を示す。図１（Ａ）に示すように、シリコン
基板１上に第１の酸化膜２、第１の多結晶シリコン層３
を形成した後、その上にマスク４を形成し、第１の多結
晶シリコン層を異方性エッチングでパターニングして酸
化膜２を露出する。Ｓｉ基板１の表面にダメージを与え
ないため酸化膜２を残して異方性エッチングを終了させ
る。

【００２４】次に、図１（Ｂ）に示すように、マスク４
を除去した上で、全面上に絶縁物スペーサ層５を堆積す
る。絶縁物は、好ましくはＳｉＯ₂である。ＳｉＯ₂以
外でも可能であるが、ＳｉＯ₂とほぼ均等なエッチング
速度を持つものが好ましい。ＳｉＯ₂スペーサ層の膜厚
は少なくともＳｉ基板上の第１の酸化膜２よりも厚くす
るのが好ましい。堆積は、たとえば化学気相堆積（ＣＶ
Ｄ）やスパッタリングによって行なえる。

【００２５】次に、図１（Ｃ）で示すように、異方性ド
ライエッチングによって平坦部の絶縁物スペーサ層５を
エッチオフする。この時、第１の多結晶シリコン層の側
壁上では絶縁物スペーサ層は実質的に垂直方向に大きな
厚さを有しているので、第１の多結晶シリコン層３側壁
には絶縁物スペーサ層５が残存する。

【００２６】

【作用】絶縁物スペーサ層５によって第１の多結晶シリ
コン層の下端とエッチングの生じる表面は物理的に離さ
れる。このため、露出された第１の酸化膜２をウエット
エッチングしてもアンダーカットは生じにくい。たとえ
アンダーカットが生じても、第１の多結晶Ｓｉ層３の直
下領域までは及びにくい。

【００２７】絶縁物スペーサ層５をＳｉＯ₂で形成する
時は、第１の酸化膜２と絶縁物スペーサ層５とが同一物
質（ＳｉＯ₂）となるので、エッチング速度はほぼ同一
である（厳密には堆積した絶縁物スペーサ層５のエッチ
ング速度の方が若干速い）ため、エッチングはほぼ均等
に行なわれ、アンダーカットが生じない。

【００２８】このようにして、第１の酸化膜エッチン
グ、第２の酸化膜形成、第２の多結晶Ｓｉ層の堆積過程
で発生する第１の多結晶Ｓｉ層下端部近傍への第２の多
結晶Ｓｉ層の食い込みを抑制することができる。図３に
示すような突起部の形成を低減し、耐圧低下を低減する
ことができる。

【００２９】以下、本発明を実施例に基づいてより詳し
く述べる。

【００３０】

【実施例】図４、図５は、本発明の実施例による多結晶
シリコンの２層配線の形成方法を示す主要工程図であ
る。

【００３１】表面を清浄化処理したＳｉ基板２１にホト
リソグラフィ、イオン打込み、酸化、拡散等を用いて機
能領域を形成する。その後、再び表面を充分清浄化した
後、高温（たとえば約１０００℃）熱処理によって表面
に厚さ約６００ＡのＳｉＯ₂膜（熱酸化ＳｉＯ₂膜）２
２を形成する。

【００３２】次に、ＣＶＤ法によってこの上に、たとえ
ば成長温度約６５０℃で厚さ約４０００Ａの第１の多結
晶Ｓｉ層２３を堆積する。堆積時にＰＨ₃等の不純物を
混入させるか、多結晶Ｓｉ層形成後にイオン注入や拡散
等で不純物を導入することにより、ｎ⁺型の多結晶Ｓｉ
層を形成する。

【００３３】その後、ホトレジスト膜２４を塗布し、露
光、現像によってホトレジスト膜２４を所定の形状にパ
ターニングする。次に、パターニングされたホトレジス
ト膜２４をマスクとして、多結晶Ｓｉ層２３を異方性エ
ッチングによってパターニングする。エッチング後のＳ
ｉ基板の一部を図４（Ａ）に示す。異方性エッチング
は、たとえばＣＣｌ₄等の塩素系ガスを用いた反応性イ
オンエッチング（ＲＩＥ）で行なう。

【００３４】次に、ホトレジスト膜２４を除去後、Ｓｉ
Ｏ₂スペーサ層２５を厚さ約１５００Ａ堆積する。この
厚みは、熱酸化ＳｉＯ₂膜２２より厚く、より好ましく
はエッチング後の横方向厚さがエッチング後の熱酸化Ｓ
ｉＯ₂膜２２の厚さより厚くなるように選ぶ。通常１０
０〜５０００Ａの範囲で調節できる。これを図４（Ｂ）
に示す。

【００３５】ＳｉＯ₂スペーサ層２５の堆積は、たとえ
ば減圧ＣＶＤ法により行なう。ステップカバレッジのよ
いＣＶＤにより、第１の多結晶Ｓｉ層２３の側壁上にも
ほぼ同じ膜厚のＳｉＯ₂スペーサ層２５が堆積する。

【００３６】次に、反応性イオンエッチング（ＲＩＥ）
による異方性エッチングで第１の多結晶Ｓｉ層２３平坦
部上および第１の熱酸化ＳｉＯ₂膜２２上のＳｉＯ₂ス
ペーサ層２５をエッチオフする。これを、図４（Ｃ）に
示す。

【００３７】この異方性エッチングによって、第１の多
結晶Ｓｉ層２３上および熱酸化ＳｉＯ₂膜２２上の平坦
部のＳｉＯ₂スペーサ層２５を除去する。第１の多結晶
Ｓｉ層２３の側壁には、垂直方向に約４０００Ａ以上の
ＳｉＯ₂スペーサ層が堆積しているので、図示のように
ＳｉＯ₂スペーサ層２５が残る。

【００３８】この工程で熱酸化ＳｉＯ₂膜２２まで除去
してしまうと半導体表面にダメージが入るので熱酸化Ｓ
ｉＯ₂膜２２は少なくとも部分的に残す。好ましくは、
残ったＳｉＯ₂スペーサ層２５の横方向厚さは残った熱
酸化ＳｉＯ₂膜２２より厚くなるようにする。

【００３９】次に、ＳｉＯ₂のウエットエッチングを行
ない、Ｓｉ基板２１表面を露呈させる。この状態を図５
（Ａ）に示す。このウエットエッチングは等方性エッチ
ングであり、たとえば弗酸の水溶液中等で行なう。

【００４０】このＳｉＯ₂のエッチングは、熱酸化Ｓｉ
Ｏ₂膜２２は除去し、第１の多結晶Ｓｉ層２３側壁上に
はＳｉＯ₂スペーサ層２５が一部残るように行なう。ス
ペーサ層２５および熱酸化膜２２は共にＳｉＯ₂であ
り、この部分のエッチング速度はほぼ均一にすることが
できる。

【００４１】このため、エッチングはほぼ均等に進み、
アンダーカットを防止できる。たとえアンダーカットが
生じても第１の多結晶Ｓｉ層２３から側壁酸化膜分離れ
た所で生じるので、実質的な影響は少ない。

【００４２】次に、ウエットエッチングで露呈したシリ
コン基板２１および第１の多結晶Ｓｉ層２３表面の熱酸
化を行なう。熱酸化膜２６が形成された状態を図５
（Ｂ）に示す。

【００４３】この工程は、いわゆる層間酸化である。酸
化はウエットでもドライでもよい。たとえば、Ｎａ⁺イ
オンを固定化するためには乾燥ＨＣｌ雰囲気で行なう塩
酸酸化が好ましい。このようにして、たとえば、厚さ約
６００ＡのＳｉＯ₂膜（第２の熱酸化ＳｉＯ₂膜）２６
を形成する。

【００４４】アンダーカットが防止されているので第２
の多結晶Ｓｉ層が突起状に成長することが防止される。
また、第１の多結晶Ｓｉ層の側壁が絶縁物スペーサ層に
よって被覆されているので、次の熱酸化工程の際、ホー
ン生成も抑制される。すなわち、第１と第２の多結晶Ｓ
ｉ層間の絶縁耐圧不良は改善される。

【００４５】次に、第２の熱酸化ＳｉＯ₂膜２６上に第
２の多結晶Ｓｉ層２７を堆積する。この工程は、たとえ
ば圧力１Ｔｏｒｒ以下の減圧ＣＶＤ法を用いて６５０℃
で行ない、多結晶Ｓｉ層２７を約４０００Ａ堆積する。

【００４６】ドープドポリＳｉを堆積する時は、たとえ
ばＳｉソースガスとＰＨ₃等の不純物ガスを用い、燐を
ドープしたｎ⁺型多結晶Ｓｉ層を形成する。第１および
第２の多結晶Ｓｉ層間の絶縁耐圧は２０Ｖ以上になるよ
うにする。その後、第２の多結晶Ｓｉ層２７をパターニ
ングし、必要な配線等を形成する。

【００４７】以上の実施例では、多結晶Ｓｉ層による多
層配線を行なう前にＳｉ基板２１内に機能領域を形成し
た。しかし、ＤＲＡＭ等の高集積化デバイスにおいて
は、全ての機能領域を最初のプロセスでＳｉ基板２１内
に形成することはまれである。

【００４８】むしろ、パターニングされた第１の多結晶
Ｓｉ層２３等をマスクとして、イオン打込み法、拡散法
等により浅い接合領域等を形成する、いわゆる自己整合
技術が適用されることが多い。

【００４９】上述の工程中においても、任意にこのよう
な機能領域形成工程を挿入することができる。これらＳ
ｉ基板２１への機能領域形成プロセスは公知であり、説
明を省略する。スペーサ層としてＳｉＯ₂を用いたが、
他の絶縁物を用いることもできる。特に、ＳｉＯ₂とほ
ぼ等しいエッチング速度を持つ絶縁物であれば好適であ
る。

【００５０】また、前記実施例では多結晶Ｓｉの２層配
線の例を述べたが、本発明は酸化膜（または他の誘電体
からなる絶縁膜）を挟んでより多層の多結晶Ｓｉ配線を
形成してもよい。

【００５１】上述の多結晶Ｓｉの多層配線を応用したデ
バイスの例を図６に示す。図６（Ａ）は、３相ＣＣＤに
応用したもので、多結晶Ｓｉ層２３、２７の２層オーバ
ラッピング配線となっている。

【００５２】図はφ₁相のみに相対的に正極性の電圧が
印加されている場合を示す。第２の多結晶Ｓｉ層２７下
端部の突起部がないので、ここに電界が集中することが
低減し、歪の発生も低減し、多層多結晶Ｓｉ配線間の絶
縁耐圧低下が低減する。

【００５３】また、図６（Ｂ）は上述の多結晶Ｓｉ多層
配線をスタック型容量ＭＯＳメモリセルを有するＤＲＡ
Ｍに応用した例である。多結晶Ｓｉ層２３、２７、２８
の３層オーバラッピング配線が形成されている。２層目
以降の多結晶Ｓｉ層の下部突起が防止され、突起部によ
る電界集中が低減され、多層多結晶Ｓｉ層間の絶縁耐圧
低下を低減することができる。

【００５４】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。

【００５５】

【発明の効果】以上説明したように、本発明によれば、
多層配線された多結晶Ｓｉ層間の絶縁耐圧が向上する。

【００５６】この結果、本発明を適用したデバイスであ
るＣＣＤの歩留りが向上する。また、リーク電流が防止
できるので、ＤＲＡＭに応用した場合、メモリセルのメ
モリ保持特性が改善される。

【図面の簡単な説明】

【図１】本発明の原理説明図である。多結晶シリコン多
層配線作製工程の主要部のみを図示する。

【図２】従来例による多結晶Ｓｉの２層配線作製工程を
示す断面図である。

【図３】従来例による多結晶Ｓｉ配線の下部配線層下端
部における上層配線層の食い込みを示す拡大断面図であ
る。

【図４】本発明の実施例による配線作製工程の前半を示
す断面図である。

【図５】本発明の実施例による配線作製工程の後半を示
す断面図である。

【図６】本発明の応用例を示す断面図である。図６
（Ａ）は３相ＣＣＤ、図６（Ｂ）はスタック型メモリセ
ル（ＤＲＡＭ）を示す。

【符号の説明】

１Ｓｉ基板２第１の酸化膜３第１の多結晶Ｓｉ層４マスク５絶縁物スペーサ層１０Ｓｉ基板１１第１の酸化膜１２第１の多結晶Ｓｉ層１３ホトレジスト膜１４第２の酸化膜１５第２の多結晶Ｓｉ層２１Ｓｉ基板２２、２６熱酸化ＳｉＯ₂膜２３第１の多結晶Ｓｉ層２４ホトレジスト膜２５ＳｉＯ₂スペーサ層２７第２の多結晶Ｓｉ層２８第３の多結晶Ｓｉ層

───────────────────────────────────────────────────── フロントページの続き (72)発明者鈴木啓修宮城県黒川郡大和町松坂平１丁目６番地富士フイルムマイクロデバイス株式会社内

Claims

【特許請求の範囲】

【請求項１】シリコン基板（１）上に第１の酸化膜
（２）を形成する工程と、該第１の酸化膜（２）上に第１の多結晶シリコン層
（３）を堆積する工程と、該第１の多結晶シリコン層（３）上にパターニングした
マスク（４）を形成する工程と、該マスク（４）をエッチングマスクとして前記第１の多
結晶シリコン層（３）を異方性エッチングによってパタ
ーニングする工程と、前記マスク（４）を除去後、前記第１の多結晶シリコン
層（３）の側壁を覆って絶縁物スペーサ層（５）を堆積
する工程と、該絶縁物スペーサ層（５）を異方性ドライエッチングに
よってエッチングし、前記第１の多結晶シリコン層
（３）側壁上に側壁スペーサ層（５）を残す工程と、前記第１の酸化膜（２）をウエットエッチングする工程
と、シリコン表面を熱酸化して第２の酸化膜（６）を形成す
る工程と、該第２の酸化膜（６）上に第２の多結晶シリコン層
（７）を堆積する工程とを含む多結晶シリコン多層配線
の形成方法。
【請求項２】前記絶縁物が酸化シリコンであることを
特徴とする請求項１記載の多結晶シリコン多層配線の形
成方法。
【請求項３】前記絶縁物スペーサ層（５）の厚さは前
記第１の酸化膜（２）よりも厚いことを特徴とする請求
項２記載の多結晶シリコン多層配線の形成方法。