JPS63199535A - 多重デ−タ伝送システムにおけるバツフアフル信号送出方法 - Google Patents

多重デ−タ伝送システムにおけるバツフアフル信号送出方法

Info

Publication number
JPS63199535A
JPS63199535A JP3126287A JP3126287A JPS63199535A JP S63199535 A JPS63199535 A JP S63199535A JP 3126287 A JP3126287 A JP 3126287A JP 3126287 A JP3126287 A JP 3126287A JP S63199535 A JPS63199535 A JP S63199535A
Authority
JP
Japan
Prior art keywords
signal
circuit
buffer
reception
buffer full
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3126287A
Other languages
English (en)
Inventor
Shoji Hara
昇司 原
Yutaka Matsuda
裕 松田
Teruhisa Inoue
照久 井上
Kei Inoue
圭 井上
Yuusaku Himono
檜物 雄作
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP3126287A priority Critical patent/JPS63199535A/ja
Publication of JPS63199535A publication Critical patent/JPS63199535A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は受信バッファに受信信号が入ったことそのバッ
ファフル信号が送出されたときにのみ自局宛の受信信号
が受信されて自局宛でない受信信号は受信されないよう
にした多重データ伝送システムにおいて、受信停止後の
受信再開は受信信号がプログラマブルな信号に一致した
ときにのみ行なわれるようにしたものである。
(従来技術) 多重データ伝送システムにおいて伝送効率を向上させる
には、送受信の際、自局宛でない信号は排除された方が
望ましい、このようにした受信回路として従来は第2図
に示すようなものがある。
これはシフトレジスタ1から受信バッファ2へ受信信号
(データ信号)が転送されると、バッファフル信号aが
信号生成回路3により生成され。
生成されたバッファフル信号aがAND回路に入力され
る。一方、バッファフル信号aの送信を許可する信号9
が通信制御回路4からOR回路に入力されるか、もしく
は制御回路4から一定時間許可信号9がなかった場合に
、出力回路5(タイマーにより信号生成回路3からバッ
ファフル信号を出させる回路)から許可信号が送出され
てOR回路に入力されるかし、しかもこのときに受信バ
ッファ2がフルであれば信号生成回路3で生成されたバ
ッファフル信号aがAND回路を通して通信制御回路4
に送出され、これにより実質的に受信データが受信され
るようにしたものである。
(従来技術の問題点) 第2図の方法では、制御回路4から一定峙間詐可信号9
がなかった場合に、出力回路5のタイマーで信号生成回
路3からバッファフル信号aを送出させるものであるた
め、多重データ伝送装置が自局宛以外の信号を受信しな
いようにしても、それから一定時間(タイマーの設定時
間)経過するとデータ信号が自局宛でなくとも自動的に
受信再開される。このため他ノードの故障、又はマイコ
ンを使用しているものであれば他ノードのタイマー等の
割込みによって受信動作に入る場合があり、信号の伝送
効率が悪かった。
(発151の目的) 本発明の目的は多重データ伝送システムのバッータ信号
を受信しないようにした後の受信再開を、特定のプログ
ラマブルな信号に一致したときにのみ意図的に明確にし
て、伝送効率を向上させるようにすることにある。
(問題点を解決するための手段) 本発明の多重データ伝送システムのバッファフル信号送
出方法は、受信バッファ2に受信信号が入ったことを示
すバッファフル信号aを送出するla俺を有し、バッフ
ァフル信号aが送出されたときにのみ自局宛の受信信号
が受信されるようにした多重データ伝送システムにおい
て、バッファフル信号送出の許可/不許可を外部からの
信号により決定できるようにすると共に、特定の受信ビ
ットパターンでも決定できるようにし、その受信ビット
パターンは外部からプログラムできるようにしたもので
ある。
(発明の作用) 第1図は本発明のバッファフル信号送出方法の一例を示
すブロック説明図である。
この図においてlは多重データ伝送装置のシフトレジス
タ、2は受信バッファである。
3はビットパターン生成回路であり、受信バッファ2が
受信信号によりフルになったことを示すバッファフル信
号aを生成するものである。
6は特定のプログラマブルなビットパターンCを生成す
るビットパターン生成回路である。
7は比較回路であり、受信バッファ2の受信信号すの値
とビットパターン生成回路6により生成された信号Cの
値を比較し、同じであればパフファフル信号生成回路3
からのバッファフル信号aを送出させる許可信号を送出
するものである−(発明の作用) 第1図ではシフトレジスタ1から受信バッファ2にデー
タ信号が送り込まれる。また同図ではバッファフル信号
の送出を許可する信号として、OR回路に、外部回路(
第1図では通信制御回路4)からの許可信号9と、比較
回路7からの許可信号10が入力され、そのいずれかが
入力されればまたAND回路には受信バッファ2がフル
であるとバッファフル信号生成回路3からバッファフル
信号aが入力され、同信号aがAND回路を通して通信
制御回路4に送出され、これによって受信バッファ2か
ら通信制御回路4に信号が送出される。
(発明の効果) 本発明は以上のようにデータ信号の受信再開を特定のプ
ログラマブルな信号に一致したときにのみ行なわれるよ
うにし、しかもそれは外部からプログラムできるように
したので、他の多重データ伝送装置の故障や伝送中断等
の状況にかかわらず意図的且つ確実にデータ受信処理を
行なうことができる。このため無用な受信動作を省くこ
とができ、伝送効率及び応答性が改善される。
【図面の簡単な説明】
t5f図は本発明のバッファフル信号送出方法のブロッ
ク説IJJ図、第2図は従来の送出方法のブロック説I
l1図である。 2は受信バッファ 3はバッファフル信号生成回路 4は通信制御回路 7は比較回路 9.10は許可信号 aはバッファフル信号 すは受信信号

Claims (1)

    【特許請求の範囲】
  1. 多重データ伝送装置の受信バッファ2に受信信号が入っ
    たことを示すバッファフル信号aを送出する機能を有し
    、バッファフル信号aが送出されたときにのみ自局宛の
    受信信号が受信されるようにした多重データ伝送システ
    ムにおいて、バッファフル信号送出の許可/不許可を外
    部からの信号によって決定できるようにすると共に、特
    定の受信ビットパターンでも決定できるようにし、その
    受信ビットパターンは外部からプログラムできるように
    したことを特徴とする多重データ伝送システムにおける
    バッファフル信号送出方法。
JP3126287A 1987-02-13 1987-02-13 多重デ−タ伝送システムにおけるバツフアフル信号送出方法 Pending JPS63199535A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3126287A JPS63199535A (ja) 1987-02-13 1987-02-13 多重デ−タ伝送システムにおけるバツフアフル信号送出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3126287A JPS63199535A (ja) 1987-02-13 1987-02-13 多重デ−タ伝送システムにおけるバツフアフル信号送出方法

Publications (1)

Publication Number Publication Date
JPS63199535A true JPS63199535A (ja) 1988-08-18

Family

ID=12326433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3126287A Pending JPS63199535A (ja) 1987-02-13 1987-02-13 多重デ−タ伝送システムにおけるバツフアフル信号送出方法

Country Status (1)

Country Link
JP (1) JPS63199535A (ja)

Similar Documents

Publication Publication Date Title
EP0893019B1 (en) Multiplex communication interface circuit and method
US5737370A (en) Method for initializing a network
JPS63199535A (ja) 多重デ−タ伝送システムにおけるバツフアフル信号送出方法
JPH11259184A (ja) 外部インタフェース回路
JPH0342757B2 (ja)
JP2625049B2 (ja) ブレーク信号監視時間設定方式
JP3179831B2 (ja) シリアル伝送方式
JPH0485654A (ja) マイクロプロセッサの制御方法
JPH05324545A (ja) バス制御装置
JP2941266B1 (ja) バス通信型エンコーダ装置のエンコーダデータ出力方法
JPS5847350A (ja) デ−タ−通信方式
JPS6165642A (ja) デ−タ通信方式
JPH07109598B2 (ja) モジュール間データ転送装置
JPS62179043A (ja) 伝送制御装置
JPS63202154A (ja) シリアル通信方式
JPH0669978A (ja) プロセッサ間通信方式
JPH06100997B2 (ja) データ伝送用回路装置
JPS5937755A (ja) 電源制御方式
JPS61270929A (ja) ワイヤレス伝送システム
JPH0683984A (ja) 入出力回路
JPS61236243A (ja) 端末装置
JPH05308369A (ja) ループ式通信システムの制御局決定方式
JPS5811656B2 (ja) メツセ−ジテンソウシステム
JPH07154877A (ja) 遠隔監視制御システムの割り込み処理方法
JPH09200191A (ja) データ送信装置、データ受信装置、およびデータ通信装置