JPS6318836A - Ｍ系列符号発生制御装置 - Google Patents

Ｍ系列符号発生制御装置

Info

Publication number
JPS6318836A
JPS6318836A JP61163089A JP16308986A JPS6318836A JP S6318836 A JPS6318836 A JP S6318836A JP 61163089 A JP61163089 A JP 61163089A JP 16308986 A JP16308986 A JP 16308986A JP S6318836 A JPS6318836 A JP S6318836A
Authority
JP
Japan
Prior art keywords
code
control device
initial information
sequence code
generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61163089A
Other languages
English (en)
Other versions
JPH0787396B2 (ja
Inventor
Takao Kurihara
栗原　孝男
Masahiro Hamatsu
浜津　昌宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP61163089A priority Critical patent/JPH0787396B2/ja
Priority to US07/070,486 priority patent/US4845726A/en
Priority to GB8716155A priority patent/GB2194712B/en
Priority to DE3722906A priority patent/DE3722906C2/de
Priority to FR878709876A priority patent/FR2601532B1/fr
Publication of JPS6318836A publication Critical patent/JPS6318836A/ja
Publication of JPH0787396B2 publication Critical patent/JPH0787396B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/12—Transmitting and receiving encryption devices synchronised or initially set up in a particular manner

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Logic Circuits (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Complex Calculations (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はディジタルデータのＭ系列符号発生制御装置に
関する。
［発明の概要］ マイクロプロセッサ等の制御回路は、Ｍ系列符号発生の
ための初期情報が格納されているメモリの先頭アドレス
及びＭ系列符号のチップ数のみを設定し、Ｍ系列符号発
生に必要な初期情報は、ハードウェアによりメモリから
Ｍ系列符号発生装置へ高速に設定される。前記メモリを
アクセスするハードウェアとしては、高速クロックで動
作するカウンタにより構成される。前記外部制御回路に
より設定されるＭ系列符号のチップ数は高速クロックで
動作するカウンタによりカウントされる。
［従来の技術］ 従来方式としては、例えば本出願人によって昭和６０年
６月５日付けで出願された特願昭６０−１２２０７１号
に記載されているようなＭ系列符号発生装置（以下本明
細書においては符号発生装置と略称する）がある。
［発明が解決しようとする問題点コ しかしながら、上記特願に記載されているような、マイ
クロプロセッサを用いた。ソフトウェアによる符号発生
装置への打号発生のための初期情報の設定を行なう方式
では、設定に要する時間がマイクロプロセッサの処理速
度で決定されてしまう。そのため、許容設定時間が限・
定されるようなシステムにおいては、不適当である。
本発明の目的は、符号発生装置への符号発生のための初
期情報の設定を高速に行なうＭ系列符号発生制御装置を
提供することである。
［問題点を解決するための手段］ 上記目的を達成するために、本発明によるＭ系列符号発
生制御装置は、Ｍ系列符号発生のための初期情報が格納
されているメモリと、Ｍ系列符号発生装置と、上記メモ
リからＭ系列符号発生装置へＭ系列符号発生に必要な初
期情報を設定する制御装置と、上記メモリの先頭アドレ
ス及びＭ系列符号を規定するチップ数を上記制御装置に
設定する外部制御回路とを備えたことを特徴とする。ま
た前記制御装置が、高速クロックで動作するメモリアク
セス用カウンタあるいは、高速クロックで動作するＭ系
符号のチップ数をカウントするためのカウンタを有して
いる。更に前記制御装置が下記の通り構成されるものも
含む。
符号発生装置に供給されるクロックパルスに同期するタ
イミングクロック発生部と、初回の符号発生のためのス
トローブパルス発生部と、カウンタロードパルス発生部
と２回目からのストローブパルス発生部と、符号チップ
数カウント部と、符号発生のための初期情報数をカラン
１−するデータ数カウント部と、符号発生のための初期
情報が格納されるメモリの先頭アドレスを設定するアド
レスカウント部と、上記データ数カウント部及びアドレ
スカウント部のカウンタを ｅｎａｂｌｅ状態またはｄｉｓａｂｌｅ状態に制御する
カウンタ制御部。
［作用］ 外部から与えられる初期カウンタロードパルスにより、
設定された先頭アドレスから符号１発生のだめの初期情
報をメモリより読出し、Ｍ系列符号発生装置内のラッチ
回路へ設定する。そして、Ｍ系列符号発生装置起動スト
ローブを生成し符号１を出力されると共に、設定された
符号チップ数のカウントを開始する。また１Ｍ系列符号
発生装置起動ストローブをトリガとして内部で生成され
たカウンタロードパルスのタイミングで、新たに設定さ
れた先頭アドレスから符号２発生のための初期情報をメ
モリより読出し、Ｍ系列符号発生装置内のラッチ回路へ
設定する。そして、符号チップ数のカウント終了と同時
に、Ｍ系列符号発生装置起動ストローブを生成し符号２
を出方させると共に、新たに設定された符号チップ数の
カウントを開始する６以降１以上の動作を繰返し、Ｍ系
列符号を発生させる。
［発明の実施例コ 以下に、図面を参照しながら、実施例を用いて本発明を
一層詳細に説明するが、それらは例示に過ぎず本発明の
枠を越えることなしにいろいろな変形や改良があり得る
ことは勿論である。
第１図は本発明による符号発生制御装置（以下木明細書
においては制御装置と略称する。）の構成を示すブロッ
ク図で、図中、１は符号発生装置に供給されているクロ
ックパルスに周期する以下のブロック２〜８のタイミン
グクロック発生部。
２は符号発生装置に与える１回目の符号発生のための初
期情報の設定後動作するストローブパルス発生部、３は
符号チップ数カウント部５に設定された符号チップ数の
カウント終了後に動作する、２回目以降のカウンタロー
ドパルス発生部、４は符号チップ数カウント部５に設定
された符号チップ数のカウント終了後に動作する。２回
目以降のストローブパルス部、５は符号チップ数の設定
が可能な、符号チップ数カウント部、６はデータ数カウ
ント部７及びアドレスカウント部８のカウンタをｅｎａ
ｂｌｅ状態及びｄｉｓａｂｌｅ状態にする、カウンタ制
御部、７は符号発生のための初期情報数をカウントする
データ数カウント部、８は符号発生のための初期情報が
格納されているメモリの先頭アドレスの設定が可能なア
ドレスカウント部である。符号チップ数、先頭アドレス
の設定及び１回目のカウンタロードパルスは、外部制御
回路が設定する。
パワーオン・リセット後、第１図に示す装置の起動前に
外部制御回路は、第１図の符号チップ数カウント部５に
符号チップ数を、また、第１図のアドレスカウント部８
に符号発生のために必要な初期情報が格納されているメ
モリの先頭アドレスを設定する必要がある。
第５図は本発明が対象とする符号発生装置のブロック図
である。第５図に示すような符号発生装置の符号発生の
ために必要な初期情報には、っぎの（ｉ）〜（ｉｉｉ）
がある。
（ｉ）フリップフロップの初期状態 （ｉｉ）帰還状態 （１ｉｉ）フリップフロップの最終段選択状態第５図中
、ＣＬＫは供給クロック、ＳＴＢは符号切換えストロー
ブ、ε茗はチップセレク！−１ＬＥはラッチｅｎａｂｌ
ｅ、　Ｄ　Ａ　Ｔ　Ｏ＝　ｎは上記（ｉ）　〜（ｉｉｉ
）のデータ、５Ｅ−ＬＯ〜１はデータセレクトで例えば
第１表のようにデータを選択する。
第　　　１　　　表 ＦＢＯ〜２．ＣＡＳはカスケード接続用人出カで、ＦＢ
２はスリーステート出力、ＰＮは符号出力を表す。
第２図は第１図に示す装置の動作を説明するためのフロ
ーチャートである。外部制御回路はメモリの先頭アドレ
スを設定した後、第１図のカウンタ制御部６．データ数
カウント部７及びアドレスカウント部８に対し、１回目
のカウンタロードパルスＬＯＡＤ１を与える。
このカウンタロードパルスＬＯＡＤ１をトリガとして、
第１図のカウンタ制御部６はデータ数カウント部７及び
アドレスカウント部８をｅｎａｂｌｅ状態とし、第１図
のアドレスカウント部８は先に設定された先頭アドレス
よりメモリをアクセスし、′上記（ｉ）〜（■）のデー
タを順次読みだす。
次に、データ数カウント部７より発生するデマルチプレ
クサ制御信号５ＥＬＯ〜１により制御されたラッチｅｎ
ａｂｌｅパルスＬＥは、（ｉ）〜（ｉｉｉ）のデータを
第５図に示すような符号発生装置のラッチ回路へ、順次
設定する。
また、データ数カウント部７は（ｉ）〜（ｉｉｉ）のデ
ータをカウントし、カウント終了後、カウンタ制御部６
にカウント終了の信号を送り、カウンタ制御部６はデー
タ数カウント部７及びアドレスカウント部８をｄｉｓａ
ｂｌｅ状態にする（第２図ｒＳＴＥＰＡＪ）。
データ数カウント部７より発生させられた（ｉ）〜（ｍ
）のデータカウント終了の信号は初期ストローブ発生部
２にも送られ、初期ストローブ発生部２ではその信号を
トリガとしてストローブパルス５ＴＢ１を発生する。
したがって、第５図に示すような符号発生装置は、スト
ローブパルスＳＴＢ　ｌによって設定さ九た初期情報を
基に符号を発生する。
また、符号チップ数カウント部５ではストローブパルス
ＳＴＢ　１をトリガとして、先に設定された符号チップ
数のカウントを開始する（第２図ｒＳＴＥＰ　　ＢＪ　
）。
初期ストローブ発生部２で発生させられたストローブパ
ルスＳＴＢ　１をトリガとして２回目以降のカウンタロ
ードパルス発生部３では２回目以降のカウンタロードパ
ルスＬＯＡＤ２を発生し、それをトリガとしてｒＳＴＥ
Ｐ　　Ａと同様の動作を行なう（第２図ｒＳＴＥＰ　Ｃ
Ｊ　）。
符号チップ数カウント部５は最初に設定された符号チッ
プ数のカウント終了後、２回目以降ストローブパルス発
生部４に符号チップ数カウント終了の信号を送り、２回
目以降ストローブパルス発生部４ではその信号をトリガ
として２回目以降ストローブパルスＳＴＢ　２を発生す
る 以後、２回目以降のカウンタロードパルス発生部３では
そのストローブパルス５ＴＢ２をトリガとして、カウン
タロードパルスＬＯＡＤ２を発生する（第２図ｒｓｒＥ
ｐ　　ＤＪ　）。
したがって、以後、ｒｓＴＥＰ　　ＤＪで発生させられ
たストローブパルス５ＴＢ２及びカウンタロードパルス
ＬＯＡＤ２をトリガとして、ｒＳＴＥＰ　　ＢＪ　、ｒ
ＳＴＥＰ　　ＣＪの動作を繰り返す。
第３図は符号の種類を変更するタイミングを示すタイミ
ングチャートである。
（１）先ず、外部制御回路は、符号１を発生するための
初期情報が格納されているメモリの先頭アドレス及び符
号１発生チップ数の設定を行ない、その設定終了後、カ
ウンタロードパルスＬＯＡＤ１を与え、それをトリガと
して（第３図イ）、制御装置は符号１発生のための準備
を行なう。
（２）符号１発生のための準備を制御装置が行なってい
る間に、外部制御回路は、符号２発生のための初期情報
が格納されているメモリの先頭アドレスを設定する。
（３）符号１発生のための準備が終了した後、ストロー
ブパルス５ＴＢ１が発生させられ信号発生装置は符号１
を発生する（第３図口）。
（４）ストローブパルスＳＴＢ　１をトリガとして発生
した２回目以降のカウンタロードパルスＬＯＡＤ２をト
リガとして（第３図ハ）、制御装置は符号２発生のため
の準備を行なう。
（５）符号２発生のための準備を制御装置が行なってい
る間に、マイクロプロセッサは、符号２発生チップ数及
び符号３発生のための初期情報が格納されているメモリ
の先頭アドレスの設定を行なう。
（６）符号チップ数カウント終了後発生する２回目以降
ストローブパルス５ＴＢ２が、符号１発生チップ数カラ
ン１−終了後発生させられ、符号発生装置は符号２を発
生する（第３図二）。
以後、符号３に関しても上記の動作がストローブパルス
５ＴＢ２をトリガとして行なわれる。このようにして、
本発明による装置を用いて符号を次々と切換えることが
可能である。
第４図は本発明の一実施例であるＭ系列符号発生制御装
置の構成を示すブロック図で、図中、９は制御装置、１
ｏはメモリ、１１は第５図に示すＭ系列符号発生装置で
、Ｕ１クロックはアウト′プツトｅｎａｂｌｅクロック
、ＣＥはチップｅｎａｂｌｅを表す。
この実施例ではＭ系列符号発生装置への初期情報の設定
を数μｓｅｃ以下の時間で実現することができる。
また、応用としては、送信側からのＭ系列符号と当該受
信側で発生させたＭ系列符号との相関出力により、所望
の情報伝送を行なうスペクトラム拡散通信方式において
、送信側及び受信側の両Ｍ系列符号の種類及び位相を任
意に変えられるようなＭ系列符号発生装置の制御装置と
して用いられる。
［発明の効果コ 以上説明した通り、本発明によれば、符号発生装置への
符号発生のための初期情報の設定を高速に行なうＭ系列
符号発生制御装置を得ることができる。
【図面の簡単な説明】
第１図は本発明による符号発生装置のブロック図、第２
図は第１図に示す装置の動作を説明するためのフローチ
ャート、第３図は第１図に示す装置の動作を説明するた
めのタイミングチャート、第４図は実施例のブロック図
、第５図は本発明が対象とする符号発生装置のブロック
図である。 １・・・タイミングクロック発生部、 ２・・・初期ストローブ発生部、 ３・・・２回目以降カウンタロードパルス発生部、 ４・・・２回目以降ストローブパルス発生部、５・・・
符号チップ数カウント部、 ６・・・カウンタ制御部、 ７・・・データ数カウント部、 ８・・・アドレスカウント部、 ９・・・制御装置、 １０・・・メモリ、 １１・・・Ｍ系列符号発生装置。 手続補正書 昭和６２年５月２日 昭和６１年特許願第１６３０８９号 ２、発明の名称 Ｍ系列符号発生制御装置 ３、補正をする者 事件との関係　　特許出願人 住所 名　称　（１４８）クラリオン株式会社４、代理人〒１
０５ 住　所　　東京都港区芝３丁目２番１４号芝三丁目ビル
電話（０３）４５５−８７４６番 氏名　（７２３８）弁理士永田武三部、　−）５、補正
の対象　　　　　　　　　　　　　　　　　　＋、、、
、　−（１）本願明細書を下記の通り補正する。 （２）第１図、第２図、第４図、第５図を別紙の通り補
正する。

Claims (4)

    【特許請求の範囲】
  1. （１）Ｍ系列符号発生のための初期情報が格納されてい
    るメモリと、Ｍ系列符号発生装置と、上記メモリからＭ
    系列符号発生装置へＭ系列符号発生に必要な初期情報を
    設定する制御装置と、上記メモリの先頭アドレス及びＭ
    系列符号を規定するチップ数を上記制御装置に設定する
    外部制御回路とを備えたことを特徴とするＭ系列符号発
    生制御装置。
  2. （２）前記制御装置が、高速クロックで動作するメモリ
    アクセス用カウンタを有することを特徴とする特許請求
    の範囲第１項記載のＭ系列符号発生制御装置。
  3. （３）前記制御装置が、高速クロックで動作するＭ系符
    号のチップ数をカウントするためのカウンタを有するこ
    とを特徴とする、特許請求の範囲第１項記載のＭ系列符
    号発生制御装置。
  4. （４）前記制御装置が下記の通り構成されたことを特徴
    とする特許請求の範囲第１項記載のＭ系列符号発生制御
    装置。 （ａ）Ｍ系列符号発生装置に供給されるクロックパルス
    に同期するクロック発生部、 （ｂ）初回のＭ系列符号発生のためのストローブパルス
    発生部、 （ｃ）カウンタロードパルス発生部、 （ｄ）２回目からのストローブパルス発生部、（ｅ）符
    号チップ数カウント部、 （ｆ）Ｍ系列符号発生のための初期情報をカウントする
    データ数カウント部、 （ｇ）Ｍ系列符号発生のための初期情報が格納されるメ
    モリの先頭アドレスを設定するアドレスカウント部、及
    び （ｈ）上記データ数カウント部及びアドレスカウント部
    のカウンタをｅｎａｂｌｅ状態またはｄｉｓａｂｌｅ状
    態に制御するカウンタ制御部。
JP61163089A 1986-07-11 1986-07-11 Ｍ系列符号発生制御装置 Expired - Lifetime JPH0787396B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61163089A JPH0787396B2 (ja) 1986-07-11 1986-07-11 Ｍ系列符号発生制御装置
US07/070,486 US4845726A (en) 1986-07-11 1987-07-07 Maximum length linearly recurring sequence generator control device
GB8716155A GB2194712B (en) 1986-07-11 1987-07-09 Maximum length linearly recurring sequence generator control device
DE3722906A DE3722906C2 (de) 1986-07-11 1987-07-10 Steuerbare Maximallängen- Linearwiederholungsfolgegeneratoranordnung
FR878709876A FR2601532B1 (fr) 1986-07-11 1987-07-10 Dispositif de commande ou de controle d'une generateur de sequence lineairement recurrente

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61163089A JPH0787396B2 (ja) 1986-07-11 1986-07-11 Ｍ系列符号発生制御装置

Publications (2)

Publication Number Publication Date
JPS6318836A true JPS6318836A (ja) 1988-01-26
JPH0787396B2 JPH0787396B2 (ja) 1995-09-20

Family

ID=15766976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61163089A Expired - Lifetime JPH0787396B2 (ja) 1986-07-11 1986-07-11 Ｍ系列符号発生制御装置

Country Status (5)

Country Link
US (1) US4845726A (ja)
JP (1) JPH0787396B2 (ja)
DE (1) DE3722906C2 (ja)
FR (1) FR2601532B1 (ja)
GB (1) GB2194712B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2577999B2 (ja) * 1989-09-28 1997-02-05 クラリオン株式会社 擬似雑音符号発生装置における先頭又は任意ビットパルス生成回路およびサンプリングパルス生成回路
US5126959A (en) * 1989-11-20 1992-06-30 Clarion Co., Ltd. Code generation control device
JP3313362B2 (ja) * 1990-10-04 2002-08-12 日本電気株式会社 音声処理装置のメモリーアドレス発生器
JPH088514B2 (ja) * 1991-11-20 1996-01-29 クラリオン株式会社 ディジタル相関装置
GB9205291D0 (en) * 1992-03-11 1992-04-22 Soundcraft Electronics Ltd Improvements in or relating to the digital control of analogue systems
JPH07231483A (ja) * 1993-12-22 1995-08-29 Matsushita Electric Ind Co Ltd 無線データ通信システム
IL119752A0 (en) * 1996-12-04 1997-09-30 Israel State Asynchronous CDMA decorrelating detector
US6154101A (en) * 1998-11-23 2000-11-28 Qualcomm Incorporated Fast slewing pseudorandom noise sequence generator
JP2000199784A (ja) * 1999-01-06 2000-07-18 Nec Corp 希望波到来方向推定方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60182816A (ja) * 1984-02-29 1985-09-18 Omron Tateisi Electronics Co Ｍ系列符号発生器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777278A (en) * 1971-09-10 1973-12-04 Boeing Co Pseudo-random frequency generator
SE372393B (ja) * 1973-11-22 1974-12-16 Ericsson Telefon Ab L M
JPS60176322A (ja) * 1984-02-22 1985-09-10 Omron Tateisi Electronics Co Ｍ系列符号発生器
US4785410A (en) * 1985-06-05 1988-11-15 Clarion Co., Ltd. Maximum length shift register sequences generator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60182816A (ja) * 1984-02-29 1985-09-18 Omron Tateisi Electronics Co Ｍ系列符号発生器

Also Published As

Publication number Publication date
US4845726A (en) 1989-07-04
JPH0787396B2 (ja) 1995-09-20
GB2194712A (en) 1988-03-09
DE3722906A1 (de) 1989-01-19
GB8716155D0 (en) 1987-08-12
GB2194712B (en) 1990-08-15
FR2601532A1 (fr) 1988-01-15
FR2601532B1 (fr) 1990-07-20
DE3722906C2 (de) 1995-01-26

Similar Documents

Publication Publication Date Title
JPS6318836A (ja) Ｍ系列符号発生制御装置
JPS6326930B2 (ja)
JPH02192337A (ja) 位相調整回路
KR960700857A (ko) 레이저 출력 제어 방식(Laser Output Control System)
JP2578019B2 (ja) 符号発生制御装置
JPH02285404A (ja) 同期制御ｎｃ装置
JP3043497B2 (ja) 電話装置
JPH0748702B2 (ja) Ｍ系列符号発生装置
JPH05145519A (ja) デイジタル相関装置
CN116540614B (zh) 信号控制方法、装置及电子设备
JP2880019B2 (ja) パターン発生装置
US5592479A (en) Time switching device having identical frame delay and a method thereof in a full-electronic exchange
JPH0444856B2 (ja)
JP2745775B2 (ja) 同期動作適合測定装置
JPH0799465A (ja) 符号スライド機能付き逆拡散符号発生回路
JP2001326589A (ja) 拡散符号発生装置および拡散符号発生方法
JP2002330121A (ja) コントロールユニットおよびネットワークサーボ制御方法
JP2670105B2 (ja) データ発生装置
JPS6253530A (ja) Ｔｄｍａ通信装置の制御用情報発生回路
JPS63226109A (ja) 擬似ランダム信号発生回路
JPS603568A (ja) タイミング信号発生装置
JPH01209832A (ja) データ伝送方式
JP2003196579A (ja) 任意波形発生器
JPS63132519A (ja) Ｍ系列符号発生装置
JPH0537237A (ja) 任意波形発生器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term