JPH0799465A - 符号スライド機能付き逆拡散符号発生回路 - Google Patents
符号スライド機能付き逆拡散符号発生回路Info
- Publication number
- JPH0799465A JPH0799465A JP5241425A JP24142593A JPH0799465A JP H0799465 A JPH0799465 A JP H0799465A JP 5241425 A JP5241425 A JP 5241425A JP 24142593 A JP24142593 A JP 24142593A JP H0799465 A JPH0799465 A JP H0799465A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- address
- code
- rom
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 逆拡散符号の同期補足の効率を高める。
【構成】 逆拡散符号を格納したＲＯＭ１と、該ＲＯ
Ｍ１に対するアドレスを発生するＲＯＭアドレス回路２
と、該アドレス回路２によって前記ＲＯＭ１から出力す
るデータ（逆拡散符号）をラッチするラッチ回路３と、
比較基準アドレスを発生する基準アドレス回路４と、−
方向への位相更新のためのアドレスを発生するＵＰカウ
ンタ回路５と、＋方向への位相更新のためのアドレスを
発生するＤＯＷＮカウンタ回路６と、該ＵＰカウンタ回
路５とＤＯＷＮカウンタ回路６の切替を行なうＵＰ／Ｄ
ＯＷＮ切替回路７及び切替制御回路８と、該ＵＰ／ＤＯ
ＷＮ切替回路７，８により選択された前記ＵＰカウンタ
回路５及びＤＯＷＮカウンタ回路６のアドレスと前記基
準アドレス回路４の基準アドレスと比較して一致したと
き前記ＲＯＭアドレス回路２へのリセットを行なうリセ
ットパルス発生回路９とが設けられる。
Ｍ１に対するアドレスを発生するＲＯＭアドレス回路２
と、該アドレス回路２によって前記ＲＯＭ１から出力す
るデータ（逆拡散符号）をラッチするラッチ回路３と、
比較基準アドレスを発生する基準アドレス回路４と、−
方向への位相更新のためのアドレスを発生するＵＰカウ
ンタ回路５と、＋方向への位相更新のためのアドレスを
発生するＤＯＷＮカウンタ回路６と、該ＵＰカウンタ回
路５とＤＯＷＮカウンタ回路６の切替を行なうＵＰ／Ｄ
ＯＷＮ切替回路７及び切替制御回路８と、該ＵＰ／ＤＯ
ＷＮ切替回路７，８により選択された前記ＵＰカウンタ
回路５及びＤＯＷＮカウンタ回路６のアドレスと前記基
準アドレス回路４の基準アドレスと比較して一致したと
き前記ＲＯＭアドレス回路２へのリセットを行なうリセ
ットパルス発生回路９とが設けられる。
Description
【０００１】
【産業上の利用分野】本発明は、スペクトラム拡散通信
（以下、ＳＳ通信）の拡散符号の符号同期補足、特に本
発明では、逆拡散符号発生回路内のＲＯＭアドレス回路
のアドレス値を処理する事により位相更新を行なう符号
同期補足に用いられる符号スライド機能付き逆拡散符号
発生回路に関するものである。
（以下、ＳＳ通信）の拡散符号の符号同期補足、特に本
発明では、逆拡散符号発生回路内のＲＯＭアドレス回路
のアドレス値を処理する事により位相更新を行なう符号
同期補足に用いられる符号スライド機能付き逆拡散符号
発生回路に関するものである。
【０００２】
【従来の技術】従来の符号スライド機能付き逆拡散符号
発生回路は、例えば図４に示すように構成されている。
発生回路は、例えば図４に示すように構成されている。
【０００３】図４において、１は逆拡散符号を格納した
ＥＰＲＯＭで、ＲＯＭアドレス回路２からアドレスが入
力され、出力データ（逆拡散符号）をラッチ回路３に出
力する。ラッチ回路３は、システムクロックによって逆
拡散符号を一旦ラッチしてから出力する。１０はイネー
ブル制御回路で、同期合否信号が“Ｌ”の間は、ＲＯＭ
アドレス回路２に対するカウントイネーブルを制御す
る。イネーブル制御回路１０に入力する同期合否信号は
外部回路より送られ、符号同期が確立すれば“Ｈ”レベ
ルになり、補足中は“Ｌ”レベルになっている。
ＥＰＲＯＭで、ＲＯＭアドレス回路２からアドレスが入
力され、出力データ（逆拡散符号）をラッチ回路３に出
力する。ラッチ回路３は、システムクロックによって逆
拡散符号を一旦ラッチしてから出力する。１０はイネー
ブル制御回路で、同期合否信号が“Ｌ”の間は、ＲＯＭ
アドレス回路２に対するカウントイネーブルを制御す
る。イネーブル制御回路１０に入力する同期合否信号は
外部回路より送られ、符号同期が確立すれば“Ｈ”レベ
ルになり、補足中は“Ｌ”レベルになっている。
【０００４】次にこの動作を図５のタイムチャートを用
いて説明する。この実施例での符号長は４ビットとし
た。（なお、実際のＳＳ通信では、この様な短い符号長
を用いる事はなく、あくまで実施例の内部解説を簡単に
するために４ビットとした。）最初のＲＯＭアドレス２
を何ら処理していない区間では、拡散符号と逆拡散符
号の符号同期は確立していないので同期合否信号は
“Ｌ”である。次の区間においても、同期合否信号が
“Ｌ”なのでイネーブル制御回路１０が動作し、ＲＯＭ
アドレス回路２に対してイネーブルを１回行なう。この
イネーブルにより区間では、区間よりも逆拡散符号
が２分の１チップ長スライドした事になる。しかし、１
回のイネーブルでは符号同期は確立しないので同様の動
作を繰り返す（区間から区間）。さらに、イネーブ
ルを１回行なうと、符号同期が確立し、同期合否信号が
“Ｌ”から“Ｈ”になり、同期補足は終了してこれ以後
のイネーブルは行なわれなくなる（区間）。
いて説明する。この実施例での符号長は４ビットとし
た。（なお、実際のＳＳ通信では、この様な短い符号長
を用いる事はなく、あくまで実施例の内部解説を簡単に
するために４ビットとした。）最初のＲＯＭアドレス２
を何ら処理していない区間では、拡散符号と逆拡散符
号の符号同期は確立していないので同期合否信号は
“Ｌ”である。次の区間においても、同期合否信号が
“Ｌ”なのでイネーブル制御回路１０が動作し、ＲＯＭ
アドレス回路２に対してイネーブルを１回行なう。この
イネーブルにより区間では、区間よりも逆拡散符号
が２分の１チップ長スライドした事になる。しかし、１
回のイネーブルでは符号同期は確立しないので同様の動
作を繰り返す（区間から区間）。さらに、イネーブ
ルを１回行なうと、符号同期が確立し、同期合否信号が
“Ｌ”から“Ｈ”になり、同期補足は終了してこれ以後
のイネーブルは行なわれなくなる（区間）。
【０００５】
【発明が解決しようとする課題】しかし、この従来の方
法では図６に示す様に、初めの区間での拡散符号と逆
拡散符号との差は１チップなのに対して−方向にしかス
ライド出来ないので、６回のイネーブルで３チップ長の
符号スライドを行なわないと符号同期が確立せず、同期
補足の効率が悪いと言う欠点が存在した。
法では図６に示す様に、初めの区間での拡散符号と逆
拡散符号との差は１チップなのに対して−方向にしかス
ライド出来ないので、６回のイネーブルで３チップ長の
符号スライドを行なわないと符号同期が確立せず、同期
補足の効率が悪いと言う欠点が存在した。
【０００６】本発明の目的は、前記のように、従来にお
いて存在する逆拡散符号の同期補足の効率の悪い点を改
善しようとするものである。
いて存在する逆拡散符号の同期補足の効率の悪い点を改
善しようとするものである。
【０００７】
【課題を解決するための手段】前記本発明の目的は、逆
拡散符号を格納したＲＯＭと、該ＲＯＭに対するアドレ
スを発生するＲＯＭアドレス回路と、該ＲＯＭアドレス
回路のアドレスによって前記ＲＯＭから出力するデータ
（逆拡散符号）をラッチするラッチ回路と、比較基準ア
ドレスを発生する基準アドレス回路と、−方向への位相
更新のためのアドレスを発生するＵＰカウンタ回路と、
＋方向への位相更新のためのアドレスを発生するＤＯＷ
Ｎカウンタ回路と、該ＵＰカウンタ回路とＤＯＷＮカウ
ンタ回路の切替えを行なうＵＰ／ＤＯＷＮ切替回路と、
該ＵＰ／ＤＯＷＮ切替回路により選択された前記ＵＰカ
ウンタ回路もしくはＤＯＷＮカウンタ回路のアドレスと
前記基準アドレス回路の基準アドレスを比較して一致し
たとき前記ＲＯＭアドレス回路へのリセットを行なうリ
セットパルス発生回路とからなる符号スライド機能付き
逆拡散符号発生回路によって達成される。
拡散符号を格納したＲＯＭと、該ＲＯＭに対するアドレ
スを発生するＲＯＭアドレス回路と、該ＲＯＭアドレス
回路のアドレスによって前記ＲＯＭから出力するデータ
（逆拡散符号）をラッチするラッチ回路と、比較基準ア
ドレスを発生する基準アドレス回路と、−方向への位相
更新のためのアドレスを発生するＵＰカウンタ回路と、
＋方向への位相更新のためのアドレスを発生するＤＯＷ
Ｎカウンタ回路と、該ＵＰカウンタ回路とＤＯＷＮカウ
ンタ回路の切替えを行なうＵＰ／ＤＯＷＮ切替回路と、
該ＵＰ／ＤＯＷＮ切替回路により選択された前記ＵＰカ
ウンタ回路もしくはＤＯＷＮカウンタ回路のアドレスと
前記基準アドレス回路の基準アドレスを比較して一致し
たとき前記ＲＯＭアドレス回路へのリセットを行なうリ
セットパルス発生回路とからなる符号スライド機能付き
逆拡散符号発生回路によって達成される。
【０００８】
【作用】前記本発明によると、拡散符号と逆拡散符号と
の符号同期が確立しない間は、ＵＰカウンタ回路のアド
レスが基準アドレスと一致したときＲＯＭアドレス回路
をリセットして−方向へ逆拡散符号をスライドさせ、次
にＤＯＷＮカウンタ回路のアドレスが基準アドレスと一
致したときＲＯＭアドレス回路をリセットして＋方向へ
逆拡散符号をスライドさせる。この−方向への逆拡散符
号のスライドと＋方向への逆拡散符号のスライドはＵＰ
／ＤＯＷＮカウンタ回路のセレクトによって交互に行な
われ、−＋両方向に逆拡散符号がスライド可能で、同期
補足が効率良く行なえる。
の符号同期が確立しない間は、ＵＰカウンタ回路のアド
レスが基準アドレスと一致したときＲＯＭアドレス回路
をリセットして−方向へ逆拡散符号をスライドさせ、次
にＤＯＷＮカウンタ回路のアドレスが基準アドレスと一
致したときＲＯＭアドレス回路をリセットして＋方向へ
逆拡散符号をスライドさせる。この−方向への逆拡散符
号のスライドと＋方向への逆拡散符号のスライドはＵＰ
／ＤＯＷＮカウンタ回路のセレクトによって交互に行な
われ、−＋両方向に逆拡散符号がスライド可能で、同期
補足が効率良く行なえる。
【０００９】
【実施例】以下本発明を図面の一実施例によって説明す
る。図１は、本発明の符号スライド機能付き逆拡散符号
発生回路の構成図で、逆拡散符号を格納したＥＰＲＯＭ
１、ＲＯＭ１へアドレスを出力するＲＯＭアドレス回路
（アドレスカウンタ）２、及びＲＯＭ１の出力データ
（逆拡散符号）をシステムクロックでラッチしてから出
力するラッチ回路３は図４と同一である。４は基準アド
レス回路で、ＵＰ／ＤＯＷＮカウンタのアドレスとの比
較の際に基準となるアドレスを発生する。５はＵＰカウ
ンタ回路、６はＤＯＷＮカウンタ回路で、ＵＰカウンタ
回路５が−方向への位相更新を行なう際のアドレスを発
生し、ＤＯＷＮカウンタ回路６が＋方向への位相更新を
行なう際のアドレスを発生する。７はＵＰカウンタ／Ｄ
ＯＷＮカウンタのアドレスの切替えるＵＰ／ＤＯＷＮ切
替回路、８はＵＰカウンタ／ＤＯＷＮカウンタのアドレ
スを切替えを制御するＵＰ／ＤＯＷＮ切替制御回路、９
は同期合否信号が“Ｌ”レベルの間は、基準アドレスと
ＵＰ／ＤＯＷＮカウンタのアドレスの比較を行ない、そ
の結果によりアドレス発生回路２にリセット信号を発生
するリセットパルス発生回路である。
る。図１は、本発明の符号スライド機能付き逆拡散符号
発生回路の構成図で、逆拡散符号を格納したＥＰＲＯＭ
１、ＲＯＭ１へアドレスを出力するＲＯＭアドレス回路
（アドレスカウンタ）２、及びＲＯＭ１の出力データ
（逆拡散符号）をシステムクロックでラッチしてから出
力するラッチ回路３は図４と同一である。４は基準アド
レス回路で、ＵＰ／ＤＯＷＮカウンタのアドレスとの比
較の際に基準となるアドレスを発生する。５はＵＰカウ
ンタ回路、６はＤＯＷＮカウンタ回路で、ＵＰカウンタ
回路５が−方向への位相更新を行なう際のアドレスを発
生し、ＤＯＷＮカウンタ回路６が＋方向への位相更新を
行なう際のアドレスを発生する。７はＵＰカウンタ／Ｄ
ＯＷＮカウンタのアドレスの切替えるＵＰ／ＤＯＷＮ切
替回路、８はＵＰカウンタ／ＤＯＷＮカウンタのアドレ
スを切替えを制御するＵＰ／ＤＯＷＮ切替制御回路、９
は同期合否信号が“Ｌ”レベルの間は、基準アドレスと
ＵＰ／ＤＯＷＮカウンタのアドレスの比較を行ない、そ
の結果によりアドレス発生回路２にリセット信号を発生
するリセットパルス発生回路である。
【００１０】次に、以上の構成になる符号スライド機能
付き逆拡散符号発生回路の作動を図２のタイムチャート
を用いて説明する。システムリセットにより、基準アド
レス回路４、ＲＯＭアドレス回路２、ＵＰカウンタ回路
５及びＤＯＷＮカウンタ回路６、ＵＰ／ＤＯＷＮ切替制
御回路８等が同時にリセットされる。まず、最初のＲＯ
Ｍアドレスを何ら処理していない区間では、拡散符号
と逆拡散符号との間で符号同期は確立していないので同
期合否信号は“Ｌ”となる。
付き逆拡散符号発生回路の作動を図２のタイムチャート
を用いて説明する。システムリセットにより、基準アド
レス回路４、ＲＯＭアドレス回路２、ＵＰカウンタ回路
５及びＤＯＷＮカウンタ回路６、ＵＰ／ＤＯＷＮ切替制
御回路８等が同時にリセットされる。まず、最初のＲＯ
Ｍアドレスを何ら処理していない区間では、拡散符号
と逆拡散符号との間で符号同期は確立していないので同
期合否信号は“Ｌ”となる。
【００１１】そこで、ＵＰ／ＤＯＷＮ切替制御回路８の
イネーブル信号が“Ｌ”の間にセレクト信号によりＵＰ
／ＤＯＷＮ切替回路７で選ばれたＵＰカウンタ回路５の
アドレス値（１）と基準アドレス回路４の基準アドレス
値（０〜７）とをリセットパルス発生回路９で比較し、
それが一致した時にリセットパルスが発生してＲＯＭア
ドレス回路２にリセットパルスを加え、ＲＯＭアドレス
の０アドレス地点を変え、ラッチ回路３から出力する逆
拡散符号を−方向にスライドさせる（区間）。しか
し、１回のスライドでは拡散符号と逆拡散符号との符号
同期は確立しない。
イネーブル信号が“Ｌ”の間にセレクト信号によりＵＰ
／ＤＯＷＮ切替回路７で選ばれたＵＰカウンタ回路５の
アドレス値（１）と基準アドレス回路４の基準アドレス
値（０〜７）とをリセットパルス発生回路９で比較し、
それが一致した時にリセットパルスが発生してＲＯＭア
ドレス回路２にリセットパルスを加え、ＲＯＭアドレス
の０アドレス地点を変え、ラッチ回路３から出力する逆
拡散符号を−方向にスライドさせる（区間）。しか
し、１回のスライドでは拡散符号と逆拡散符号との符号
同期は確立しない。
【００１２】そこで今度は、イネーブル信号が“Ｌ”の
間にセレクト信号によりＵＰ／ＤＯＷＮ切替回路７で選
ばれたＤＯＷＮカウンタ回路６のアドレス値（７）と基
準アドレス回路４の基準アドレス値（０〜７）とをリセ
ットパルス発生回路９で比較し、それが一致した時にリ
セットパルスが発生してＲＯＭアドレス回路２にリッセ
ットパルスを加え、ＲＯＭアドレスの０アドレス地点を
変え、ラッチ回路３から出力する逆拡散符号を＋方向に
スライドさせる（区間）。以後同様の動作を繰り返
し、区間において拡散符号と逆拡散符号との符号同期
が確立し、同期合否信号が“Ｌ”から“Ｈ”になり、こ
れ以後のスライドは行なわれなくなる。
間にセレクト信号によりＵＰ／ＤＯＷＮ切替回路７で選
ばれたＤＯＷＮカウンタ回路６のアドレス値（７）と基
準アドレス回路４の基準アドレス値（０〜７）とをリセ
ットパルス発生回路９で比較し、それが一致した時にリ
セットパルスが発生してＲＯＭアドレス回路２にリッセ
ットパルスを加え、ＲＯＭアドレスの０アドレス地点を
変え、ラッチ回路３から出力する逆拡散符号を＋方向に
スライドさせる（区間）。以後同様の動作を繰り返
し、区間において拡散符号と逆拡散符号との符号同期
が確立し、同期合否信号が“Ｌ”から“Ｈ”になり、こ
れ以後のスライドは行なわれなくなる。
【００１３】従って、本発明では図３に示す様に、初め
の区間での拡散符号と逆拡散符号との差は１チップな
のに対して−方向と＋方向にスライド出来るので、４回
のスライドで符号同期が確立する事が出来る。
の区間での拡散符号と逆拡散符号との差は１チップな
のに対して−方向と＋方向にスライド出来るので、４回
のスライドで符号同期が確立する事が出来る。
【００１４】なお、以上は本発明を一実施例によって説
明したが、本発明はこれに限定されるものではなく、例
えば、アドレスカウンタのＵＰカウンタ及びＤＯＷＮカ
ウンタは別々の回路を設けずに、単一のＵＰ／ＤＯＷＮ
カウンタを用いることができ、ＵＰカウンタ及びＤＯＷ
Ｎカウンタの切替にはクロック入力の切換を行なう等の
変更をすることができる。
明したが、本発明はこれに限定されるものではなく、例
えば、アドレスカウンタのＵＰカウンタ及びＤＯＷＮカ
ウンタは別々の回路を設けずに、単一のＵＰ／ＤＯＷＮ
カウンタを用いることができ、ＵＰカウンタ及びＤＯＷ
Ｎカウンタの切替にはクロック入力の切換を行なう等の
変更をすることができる。
【００１５】
【発明の効果】以上のように本発明によれば、従来の片
方向だけのスライドを両方向にスライドさせることによ
り、効率の良い符号同期の補足を行なうことが出来る。
方向だけのスライドを両方向にスライドさせることによ
り、効率の良い符号同期の補足を行なうことが出来る。
【図１】本発明の一実施例符号スライド機能付き逆拡散
符号発生回路の構成図である。
符号発生回路の構成図である。
【図２】図１の回路動作手順を説明するフローチャート
である。
である。
【図３】図１の回路動作原理の説明図である。
【図４】従来の符号スライド機能付き逆拡散符号発生回
路の構成図である。
路の構成図である。
【図５】図４の回路動作手順を説明するフローチャート
である。
である。
【図６】図４の回路動作原理の説明図である。
１…ＲＯＭ，２…ＲＯＭアドレス回路，３…ラッチ回
路，４…基準アドレス回路，５…ＵＰカウンタ回路，６
…ＤＯＷＮカウンタ回路，７…ＵＰ／ＤＯＷＮ切替回
路，８…ＵＰ／ＤＯＷＮ切替制御回路，９…リセットパ
ルス発生回路。
路，４…基準アドレス回路，５…ＵＰカウンタ回路，６
…ＤＯＷＮカウンタ回路，７…ＵＰ／ＤＯＷＮ切替回
路，８…ＵＰ／ＤＯＷＮ切替制御回路，９…リセットパ
ルス発生回路。
Claims (1)
- 【請求項１】 逆拡散符号を格納したＲＯＭと、該ＲＯ
Ｍに対するアドレスを発生するＲＯＭアドレス回路と、
該ＲＯＭアドレス回路のアドレスによって前記ＲＯＭか
ら出力するデータ（逆拡散符号）をラッチするラッチ回
路と、比較基準アドレスを発生する基準アドレス回路
と、−方向への位相更新のためのアドレスを発生するＵ
Ｐカウンタ回路と、＋方向への位相更新のためのアドレ
スを発生するＤＯＷＮカウンタ回路と、該ＵＰカウンタ
回路とＤＯＷＮカウンタ回路の切替えを行なうＵＰ／Ｄ
ＯＷＮ切替回路と、該ＵＰ／ＤＯＷＮ切替回路により選
択された前記ＵＰカウンタ回路及びＤＯＷＮカウンタ回
路のアドレスと前記基準アドレス回路の基準アドレスを
比較して一致したとき前記ＲＯＭアドレス回路へのリセ
ットを行なうリセットパルス発生回路とからなり、拡散
符号と逆拡散符号との符号同期が確立していない間前記
ＲＯＭアドレス回路のリセットにより−方向へ逆拡散符
号をスライドさせ、次に＋方向へ逆拡散符号をスライド
させるよう交互に、両方向に逆拡散符号のスライドを可
能としたことを特徴とする符号スライド機能付き逆拡散
符号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5241425A JPH0799465A (ja) | 1993-09-28 | 1993-09-28 | 符号スライド機能付き逆拡散符号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5241425A JPH0799465A (ja) | 1993-09-28 | 1993-09-28 | 符号スライド機能付き逆拡散符号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0799465A true JPH0799465A (ja) | 1995-04-11 |
Family
ID=17074114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5241425A Pending JPH0799465A (ja) | 1993-09-28 | 1993-09-28 | 符号スライド機能付き逆拡散符号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799465A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10164015A (ja) * | 1996-11-29 | 1998-06-19 | Nec Corp | スペクトラム拡散用符号発生装置 |
| US6072823A (en) * | 1996-08-07 | 2000-06-06 | Matsushita Electric Industrial Co., Ltd. | Pseudo-random noise series generator |
| EP1359681A3 (en) * | 1999-04-21 | 2005-05-11 | Matsushita Electric Industrial Co., Ltd. | Mobile communications device, communications system, and communications method |
-
1993
- 1993-09-28 JP JP5241425A patent/JPH0799465A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072823A (en) * | 1996-08-07 | 2000-06-06 | Matsushita Electric Industrial Co., Ltd. | Pseudo-random noise series generator |
| JPH10164015A (ja) * | 1996-11-29 | 1998-06-19 | Nec Corp | スペクトラム拡散用符号発生装置 |
| EP1359681A3 (en) * | 1999-04-21 | 2005-05-11 | Matsushita Electric Industrial Co., Ltd. | Mobile communications device, communications system, and communications method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3355894B2 (ja) | 可変遅延回路 | |
| JPH1056361A (ja) | 疑似雑音系列発生器 | |
| JP2577896B2 (ja) | ｍ系列符号発生器 | |
| JPH0799465A (ja) | 符号スライド機能付き逆拡散符号発生回路 | |
| EP2827516A1 (en) | Scrambling code generation method, apparatus and scrambling code processing apparatus | |
| JPH04142649A (ja) | メモリ装置 | |
| US6480527B1 (en) | CDMA demodulating method and demodulator | |
| JPH10285139A (ja) | スペクトル拡散による無線通信システム | |
| CA2165595A1 (en) | Device and method for generating pesudorandom noise sequence | |
| US20020186755A1 (en) | Method for parallel type interference cancellation in code division multiple access receiver | |
| JP2001345737A (ja) | スペクトル拡散受信装置 | |
| KR100504465B1 (ko) | 의사잡음 코드 발생 장치 및 의사잡음 코드 발생방법 | |
| US6738413B1 (en) | Code generator, communication unit using the code generator, communication system, and code generation method | |
| JP3997496B2 (ja) | タイミング補正装置及びタイミング補正方法 | |
| KR100212486B1 (ko) | 저속병렬상관기 | |
| JPH08316875A (ja) | クロック再生回路 | |
| JPS5941618B2 (ja) | 同期クロツク発生回路 | |
| JP2000261820A5 (ja) | ||
| JPH0897791A (ja) | 信号検出回路及びフレーム同期回路 | |
| JP2003015862A (ja) | 演算装置および受信装置 | |
| JP2577985B2 (ja) | 擬似ランダム雑音符号発生器 | |
| JPH07131378A (ja) | スペクトラム拡散信号の同期追従装置 | |
| JP2870287B2 (ja) | 積算回路 | |
| JP2003087221A (ja) | Ｃｄｍａ受信復調装置及びｃｄｍａ受信復調方法 | |
| JPH02228141A (ja) | 多重同期回路 |