JPH02228141A - 多重同期回路 - Google Patents
多重同期回路Info
- Publication number
- JPH02228141A JPH02228141A JP1049009A JP4900989A JPH02228141A JP H02228141 A JPH02228141 A JP H02228141A JP 1049009 A JP1049009 A JP 1049009A JP 4900989 A JP4900989 A JP 4900989A JP H02228141 A JPH02228141 A JP H02228141A
- Authority
- JP
- Japan
- Prior art keywords
- write address
- frame
- synchronization
- input
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 25
- 230000001360 synchronised effect Effects 0.000 claims abstract description 17
- 230000001681 protective effect Effects 0.000 abstract 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
例えば、ディジタル伝送装置に使用する多重同期回路に
関し、 多重同期回路に対する方式条件が変化しても回路構成２
回路設計の変更をできるだけ少なくすることを目的とし
、 フレーム位相の異なる複数系列のデータを多重化して送
出する多重化部と、同期保護カウンタテーブルと同期状
態テーブルと書き込みアドレス生成テーブルとフレーム
パターン生成テーブルとが書き込まれており、該多重化
部より送出される多重化出力および該フレームパターン
生成テーブルより送出される位置情報。フレームビット
が同時に入力する度に該同期保護カウンタテーブルで該
多重化出力とフレームビットの一致／不一致を比較し、
比較結果に対応した同期保護カウント動作に更新して送
出するが、該比較結果が連続Ｒ回一致した時は該同期状
態テーブルは同期状態を、該書き込みアドレステーブル
は歩進した書き込みアドレスをそれぞれ送出し、該比較
結果が連続してｍ回不一致になった時は該同期状態テー
ブルは非同期状態を、書き込みアドレス生成テーブルは
歩進しない特定書き込みアドレスをそれぞれ送出するメ
モリ手段と、入力するメモリ手段からの情報を同一系列
の次の多重化出力を処理するまで蓄えた後、前回の情報
として該メモリ手段に送出するバッファと、該メモリ手
段からの書き込みアドレスに対応する部分に該多重化出
力を書き込むフレーム変換部とを有する様に構成する。
関し、 多重同期回路に対する方式条件が変化しても回路構成２
回路設計の変更をできるだけ少なくすることを目的とし
、 フレーム位相の異なる複数系列のデータを多重化して送
出する多重化部と、同期保護カウンタテーブルと同期状
態テーブルと書き込みアドレス生成テーブルとフレーム
パターン生成テーブルとが書き込まれており、該多重化
部より送出される多重化出力および該フレームパターン
生成テーブルより送出される位置情報。フレームビット
が同時に入力する度に該同期保護カウンタテーブルで該
多重化出力とフレームビットの一致／不一致を比較し、
比較結果に対応した同期保護カウント動作に更新して送
出するが、該比較結果が連続Ｒ回一致した時は該同期状
態テーブルは同期状態を、該書き込みアドレステーブル
は歩進した書き込みアドレスをそれぞれ送出し、該比較
結果が連続してｍ回不一致になった時は該同期状態テー
ブルは非同期状態を、書き込みアドレス生成テーブルは
歩進しない特定書き込みアドレスをそれぞれ送出するメ
モリ手段と、入力するメモリ手段からの情報を同一系列
の次の多重化出力を処理するまで蓄えた後、前回の情報
として該メモリ手段に送出するバッファと、該メモリ手
段からの書き込みアドレスに対応する部分に該多重化出
力を書き込むフレーム変換部とを有する様に構成する。
本発明は２例えばディジタル伝送装置に使用する多重同
期回路に関するものである。
期回路に関するものである。
−触に、端末装置及び回線からのデータは同１υＩ保護
の為、フレームビットＦを付加したフレーム形式で伝送
されるが、伝送路の距離の違いによる遅延時間の差、ま
たは伝送路特性の温度変動などに上り第５図の左側に示
す様に各伝送路からのフレーム位相は一定せず、これら
のデータをそのまま多重化することは困難である。
の為、フレームビットＦを付加したフレーム形式で伝送
されるが、伝送路の距離の違いによる遅延時間の差、ま
たは伝送路特性の温度変動などに上り第５図の左側に示
す様に各伝送路からのフレーム位相は一定せず、これら
のデータをそのまま多重化することは困難である。
そこで、多重同期回路でそれぞれのデータの同期を取っ
た後、第５図の右側に示す様に互いのフレーム位相を一
致させなければならない。
た後、第５図の右側に示す様に互いのフレーム位相を一
致させなければならない。
この時、この回路に接続される伝送路の数、入力信号の
フレーム構成、同期保護段数などの方式条件が変化して
も回路構成１回路設計の変更をできるだけ少なくするこ
とが必要である。
フレーム構成、同期保護段数などの方式条件が変化して
も回路構成１回路設計の変更をできるだけ少なくするこ
とが必要である。
第４図は従来例のブロック図、第５図は第４図の動作説
明図を示す、尚、４つの伝送路から入力するデータに対
する処理は同一でる為、主として伝送路１に対して動作
説明を行う。
明図を示す、尚、４つの伝送路から入力するデータに対
する処理は同一でる為、主として伝送路１に対して動作
説明を行う。
先ず、第５図の左側に示す様にフレームビットＦの一致
しないデータが４つの伝送路から対応する同期検出部と
４−１セレクタ１５に入力する。
しないデータが４つの伝送路から対応する同期検出部と
４−１セレクタ１５に入力する。
今、同期検出・保護部１１は入力したデータ中のフレー
ムビットＦを連続２回検出して同期確立を示す検出信号
を書き込み力ランク１２に送出したとする。書き込みカ
ウンタ１２は入力した検出信号によりフレームビット位
置を初期値にして、初期値からカウント動作を開始して
カウント値を４−１セレクタ１６に順次加える。
ムビットＦを連続２回検出して同期確立を示す検出信号
を書き込み力ランク１２に送出したとする。書き込みカ
ウンタ１２は入力した検出信号によりフレームビット位
置を初期値にして、初期値からカウント動作を開始して
カウント値を４−１セレクタ１６に順次加える。
尚、伝送路２〜４から同期検出部２０〜２２に入力した
データも上記と同様に処理されてカウント値を４−１セ
レクタ１６に加える。
データも上記と同様に処理されてカウント値を４−１セ
レクタ１６に加える。
さて、制御部１４は入力データの１ビツトの４倍の速度
を持つセレクタ制御信号を同時に４−１セレクタ１５．
１６に送出しているので、４−１セレクタ１５の出力は
ビット多重化されたデータがオンになったバッファ１７
を介してランダムアクセスメモリ（以下、 ＲＡＭと省
略する＞ １９に加えられる。
を持つセレクタ制御信号を同時に４−１セレクタ１５．
１６に送出しているので、４−１セレクタ１５の出力は
ビット多重化されたデータがオンになったバッファ１７
を介してランダムアクセスメモリ（以下、 ＲＡＭと省
略する＞ １９に加えられる。
また、４−１セレクタ１６は対応するカウント値を書き
込みアドレスの上位ビットとじて２−１セレクタ１８を
介してＲＡＭ １９に加えるが、下位ビットは制御部１
４から基本アドレスとして同じ（ＲＡＭに加え。
込みアドレスの上位ビットとじて２−１セレクタ１８を
介してＲＡＭ １９に加えるが、下位ビットは制御部１
４から基本アドレスとして同じ（ＲＡＭに加え。
上位ビットと下位ビットとを合わせて四き込みアドレス
を生成している。
を生成している。
尚、ビット多重データはそれぞれ対応する書き込みアド
レスの部分に書き込まれるが、！き込まれた状態は第５
図の右側に示す様にフレームは一致する。
レスの部分に書き込まれるが、！き込まれた状態は第５
図の右側に示す様にフレームは一致する。
次に、読み出しは制御部１４からの切替制御信号により
バッファ１７をオフにしてデータの書き込みを不可にす
ると共に、２−１セレクタ１８を点線側に倒して読み出
しカウンタ１３のカウント値を読み出しアドレスの上位
ビットに、制御部１４からの基本アドレスを下位ビット
にして読み出しアドレスを生成し、入力した読み出しア
ドレスに対応する部分のデータを読み出し、■−４デコ
ーダ１０で元の伝送速度を持つ４つのデータに変換して
外部に送出する。
バッファ１７をオフにしてデータの書き込みを不可にす
ると共に、２−１セレクタ１８を点線側に倒して読み出
しカウンタ１３のカウント値を読み出しアドレスの上位
ビットに、制御部１４からの基本アドレスを下位ビット
にして読み出しアドレスを生成し、入力した読み出しア
ドレスに対応する部分のデータを読み出し、■−４デコ
ーダ１０で元の伝送速度を持つ４つのデータに変換して
外部に送出する。
゛〔発明が解決しようとする課題〕
ここで、上記の回路構成では伝送路の数が増え°ると殆
ど全ての部分が変更しなければならない。
ど全ての部分が変更しなければならない。
また、入力信号のフレーム構成、同期保護段数などの方
式条件が変化した時は回路変更が必要となると云う問題
がある。
式条件が変化した時は回路変更が必要となると云う問題
がある。
本発明は多重同期回路に対する方式条件が変化しても回
路構成２回路設計の変更をできるだけ少なくすることを
目的とする。
路構成２回路設計の変更をできるだけ少なくすることを
目的とする。
第１図は本発明の原理ブロック図を示す。
図中、３はフレーム位相の異なる複数系列のデータを多
重化して送出する多重化部である。
重化して送出する多重化部である。
また、４は同期保護カウンタテーブルと同期状態テーブ
ルと書き込みアドレス生成テーブルとフレームパターン
の生成、該同期状態テーブルからの情報に対応した周期
でフレームビットの位置を示す位置情報の生成を行うフ
レームパターン生成テーブルとが四き込まれており、該
多重化部より送出される多重化出力および該フレームパ
ターン生成テーブルより送出される位置情報、フレーム
ビットが同時に入力する度に該同期保護カウンタテーブ
ルを用いて該多重化出力とフレームビットの一致／不−
敗を比較し、入力した同期保護カウント値を比較結果に
対応した新しい同期保護カウント値に更新して送出する
が、該比較結果が連続ｎ回一致した時は該同期状態テー
ブルは入力した非同期状態を同期状態に、該書き込みア
ドレステーブルは入力した書き込みアドレスを歩進した
書き込みアドレスに更新してそれぞれ送出し、該比較結
果が連続してｍ回不一致になった時は該同期状態テーブ
ルは入力した同期状態を非同期状態に。
ルと書き込みアドレス生成テーブルとフレームパターン
の生成、該同期状態テーブルからの情報に対応した周期
でフレームビットの位置を示す位置情報の生成を行うフ
レームパターン生成テーブルとが四き込まれており、該
多重化部より送出される多重化出力および該フレームパ
ターン生成テーブルより送出される位置情報、フレーム
ビットが同時に入力する度に該同期保護カウンタテーブ
ルを用いて該多重化出力とフレームビットの一致／不−
敗を比較し、入力した同期保護カウント値を比較結果に
対応した新しい同期保護カウント値に更新して送出する
が、該比較結果が連続ｎ回一致した時は該同期状態テー
ブルは入力した非同期状態を同期状態に、該書き込みア
ドレステーブルは入力した書き込みアドレスを歩進した
書き込みアドレスに更新してそれぞれ送出し、該比較結
果が連続してｍ回不一致になった時は該同期状態テーブ
ルは入力した同期状態を非同期状態に。
書き込みアドレス生成テーブルは入力した書き込みアド
レスを歩進しない特定書き込みアドレスに更新してそれ
ぞれ送出するメモリ手段である。
レスを歩進しない特定書き込みアドレスに更新してそれ
ぞれ送出するメモリ手段である。
更に、５は入力するメモリ手段からの情報を同一系列の
次の多重化出力を処理するまで蓄えた後。
次の多重化出力を処理するまで蓄えた後。
前回の情報として該メモリ手段に送出するバッファで、
６は該メモリ手段からの書き込みアドレスに対応する部
分に該多重化出力を書き込むフレーム変換部である。
６は該メモリ手段からの書き込みアドレスに対応する部
分に該多重化出力を書き込むフレーム変換部である。
本発明はメモリ手段４に同期保護カウンタテーブルと、
同期状態テーブルと、書き込みアドレスを生成する書き
込みアドレス生成テーブルど、フレームパターンの生成
、該同期状態テーブルからの該情報に対応した周期でフ
レームビットの位置を示す位置情報の生成を行うフレー
ムパターン生成テーブルとを書き込む。
同期状態テーブルと、書き込みアドレスを生成する書き
込みアドレス生成テーブルど、フレームパターンの生成
、該同期状態テーブルからの該情報に対応した周期でフ
レームビットの位置を示す位置情報の生成を行うフレー
ムパターン生成テーブルとを書き込む。
そして、メモリ手段は多重化部３より送出される多重化
出力および該フレームパターン生成テーブルより送出さ
れる位置情報、フレームビットが同時に入力する度に該
同期保護カウンタテーブルを用いて該多重化出力とフレ
ームビットの一致／不一致を比較し、入力°した同期保
護カウント値を比較結果に対応した新同期保護カウント
値に更新して送出する。
出力および該フレームパターン生成テーブルより送出さ
れる位置情報、フレームビットが同時に入力する度に該
同期保護カウンタテーブルを用いて該多重化出力とフレ
ームビットの一致／不一致を比較し、入力°した同期保
護カウント値を比較結果に対応した新同期保護カウント
値に更新して送出する。
この時、該比較結果が連続ｎ回一致した時は該同期状態
テーブルは入力した非同期状態を同期状態に、該書き込
みアドレステーブルは入力した書き込みアドレスを歩進
した書き込みアドレスにそれぞれ更新して送出するが、
該比較結果が連続してｉ回不一致になった時は該同期状
態テーブルは入力した同期状態を非同期状態に、書き込
みアドレス生成テーブルは入力した書き込みアドレスを
歩進しない特定書き込みアドレスに更新しテソレぞれ送
出する。
テーブルは入力した非同期状態を同期状態に、該書き込
みアドレステーブルは入力した書き込みアドレスを歩進
した書き込みアドレスにそれぞれ更新して送出するが、
該比較結果が連続してｉ回不一致になった時は該同期状
態テーブルは入力した同期状態を非同期状態に、書き込
みアドレス生成テーブルは入力した書き込みアドレスを
歩進しない特定書き込みアドレスに更新しテソレぞれ送
出する。
そこで、バッファ５ではメモリ手段から送出すれた同期
保護カウント値、同期状態、フレームビット、書き込み
アドレスを同一系列の次の多重化出力を処理するまで蓄
えた後、前回の情報として再びメモリ手段に送出する。
保護カウント値、同期状態、フレームビット、書き込み
アドレスを同一系列の次の多重化出力を処理するまで蓄
えた後、前回の情報として再びメモリ手段に送出する。
また、フレーム変換部６は該メモリ手段からの古き込み
アドレスに対応する部分に該多重化出力を書き込む。
アドレスに対応する部分に該多重化出力を書き込む。
（実施例〕
第２図は本発明の実施例のブロック図、第３図は第２図
中のリードオンリメモリの動作説明図を示す。
中のリードオンリメモリの動作説明図を示す。
ここで、 Ｉｆリードオンリメモリ４１．４２はメモリ
゛手段４の構成部分、シフトレジスタ１〜４で構成され
た■１バッファ５１とシフトレジスタ５〜８で構成され
たＩ２バッファ５２はバッファ５の構成部分を示す、以
下、伝送路は４として第３図を参照して第２図の動作を
説明する。
゛手段４の構成部分、シフトレジスタ１〜４で構成され
た■１バッファ５１とシフトレジスタ５〜８で構成され
たＩ２バッファ５２はバッファ５の構成部分を示す、以
下、伝送路は４として第３図を参照して第２図の動作を
説明する。
先ず、第３図を用いてＩｔリードオンリメモリ。
１２リードオンリメモリ（以下、 Ｉｔ １２０Ｍ、
１２ＲＯＭと省略する）の動作を説明する。
１２ＲＯＭと省略する）の動作を説明する。
（１） １１１１０Ｍ
１１ ＲＯＭ ４１は書き込みアドレス生成テーブル。
フレームバクーン生成テーブルを持ち、第３図（ａ）に
示す様に主としてフレーム変換部６にデータを書き込む
ための書き込みアドレスの生成であるが。
示す様に主としてフレーム変換部６にデータを書き込む
ための書き込みアドレスの生成であるが。
この他にフレームビットの生成、入力書き込みアドレス
が定められたアドレスの時にフレームビット位置を示す
フレームビット情報の生成を内蔵するテーブルを用いて
行う。
が定められたアドレスの時にフレームビット位置を示す
フレームビット情報の生成を内蔵するテーブルを用いて
行う。
さて、非同期状態では（これは、Ａ０７端子に入力する
１２１？ＯＭからの情報で判る）書き込みアドレスは特
定アドレスを繰り返し生成するが、同期状態では一つ前
のアドレス（田植）がＡＯ２〜ＡＯ６端子に入力すると
１つ大きな値の書き込みアドレス（新値）が００３〜０
０７端子から送出される。
１２１？ＯＭからの情報で判る）書き込みアドレスは特
定アドレスを繰り返し生成するが、同期状態では一つ前
のアドレス（田植）がＡＯ２〜ＡＯ６端子に入力すると
１つ大きな値の書き込みアドレス（新値）が００３〜０
０７端子から送出される。
そして、この００３〜００７端子からの書き込みアドレ
スを田植としてへ〇２〜ＡＯ６端子に帰還することによ
り、更に１つ大きな書き込みアドレスがり。
スを田植としてへ〇２〜ＡＯ６端子に帰還することによ
り、更に１つ大きな書き込みアドレスがり。
３〜ＤＯＴ端子から送出される。即ち、カウンタ機能を
有するテーブルにより変化する書き込みアドレスが生成
できる。
有するテーブルにより変化する書き込みアドレスが生成
できる。
また、フレームパターンが１１０の交番値の場合、 Ａ
ＯＩ端子に旧フレームビットが入力するとり。
ＯＩ端子に旧フレームビットが入力するとり。
２端子から新フレームビットが送出され、これが田植と
して＾０１端子に入ると００２端子から新フレームビッ
トが送出される。
して＾０１端子に入ると００２端子から新フレームビッ
トが送出される。
更に、入力書き込みアドレスが定められたアドレスの時
にフレームビット位置を示すフレームビット情報（以下
、Ｆビット位置と省略する）を送出するが、この送出タ
イミングはフレームビットとデータビットとが一回も一
致しない時は１２ ＲＯＦＩの同期検出がハンチング動
作する様に、−回一致した時は次のフレームビットの位
置となる。
にフレームビット位置を示すフレームビット情報（以下
、Ｆビット位置と省略する）を送出するが、この送出タ
イミングはフレームビットとデータビットとが一回も一
致しない時は１２ ＲＯＦＩの同期検出がハンチング動
作する様に、−回一致した時は次のフレームビットの位
置となる。
（２） １２ ＲＯＭ
１２ ＲＯＭ ４２は同期保護カウンタテーブル、同期
状態テーブルを持ち、第３図（ｂ）に示す様に同期検出
、同期保護に必要なフレームビットのＯ／１交番値とデ
ータピッＩ・との一致／不一致の比較、比較結果に対応
して同期保護カウンタ、即ち前方保護、後方保護カウン
タの入カカウント値、入力同期状態から新カウント値、
新同期状態の生成を行う。
状態テーブルを持ち、第３図（ｂ）に示す様に同期検出
、同期保護に必要なフレームビットのＯ／１交番値とデ
ータピッＩ・との一致／不一致の比較、比較結果に対応
して同期保護カウンタ、即ち前方保護、後方保護カウン
タの入カカウント値、入力同期状態から新カウント値、
新同期状態の生成を行う。
さて、１１ ＲＯＭ ４１から＾０１０＋ｌｊ子に入力
するＦビット位置が１の時にへ〇２端子、八〇〇端子に
入力する０／１交番値とデータビットとの比較を行うが
。
するＦビット位置が１の時にへ〇２端子、八〇〇端子に
入力する０／１交番値とデータビットとの比較を行うが
。
００または１１であれば比較結果は一致であり。
Ｏｌまたは１０であれ゛ば不一致となる。
今、一致した時にＡＯ３端子に入力した同期状態が非同
期で、 ＡＯ４＠子に入力した後方保護カウンタのカウ
ント値が０．即ち初めて一致し、後方保護２段とすると
、 ＤＯＩ端子から非同期状態を示す１．００２端子か
ら後方保護カウンタのカウント値として１を送出しこれ
が次の比較の時にへ〇３端子。
期で、 ＡＯ４＠子に入力した後方保護カウンタのカウ
ント値が０．即ち初めて一致し、後方保護２段とすると
、 ＤＯＩ端子から非同期状態を示す１．００２端子か
ら後方保護カウンタのカウント値として１を送出しこれ
が次の比較の時にへ〇３端子。
へ〇４端子に入力する。
尚、不一致であればＤｏｔ端子、 ００２端子は非同期
で、一致せずを示す１０を送出する。
で、一致せずを示す１０を送出する。
次に、ビット位置が１の時に再びＯ／１交番値とデータ
ビットとを比較して一致すれば００１６ｔｉ子。
ビットとを比較して一致すれば００１６ｔｉ子。
００２端子から同期状態を示すＯＯが送出される。
その後は同期状態の確認と云うことで、Ｆビット位置が
１の時にＯ／１交番値とデータビットとの比較を行うが
、不一致になると前方保護の段階になり、その状態はＡ
Ｏ５端子、Δ０６端子９ロ０３端子、 ００４端子に現
れ、上記と同様に前方保護カウンタの入力カウント値を
新カウント値に変換する。
１の時にＯ／１交番値とデータビットとの比較を行うが
、不一致になると前方保護の段階になり、その状態はＡ
Ｏ５端子、Δ０６端子９ロ０３端子、 ００４端子に現
れ、上記と同様に前方保護カウンタの入力カウント値を
新カウント値に変換する。
次に、第２図の動作を説明する。
先ず、第５図の左側に示す様にフレームとットＦの位置
の異なるデータが伝送路１〜伝送路４を介して多重化部
３に入力するが、このままビット多重を行って１１１？
ＯＭ ４１のＡＯＯ端子、１２ ＲＯＭ ４２のＡＯＯ
端子およびフレーム変換部６に加えられる。
の異なるデータが伝送路１〜伝送路４を介して多重化部
３に入力するが、このままビット多重を行って１１１？
ＯＭ ４１のＡＯＯ端子、１２ ＲＯＭ ４２のＡＯＯ
端子およびフレーム変換部６に加えられる。
この時は非同期状態にあるので、Ｉｌｌ ＲＯＭ ４１
は特定アドレスを生成してフレーム変換部６に、Ｆビッ
ト位置を示す１と０／１交番値を生成してＭ２ ＲＯＭ
４２に送出する。そこで、フレーム変換部６は多重化さ
れたデータを特定アドレスに対応する部分に書き込み、
１２ ＲＯＭ ４２は上記で説明した様に同期検出動
作を行う。
は特定アドレスを生成してフレーム変換部６に、Ｆビッ
ト位置を示す１と０／１交番値を生成してＭ２ ＲＯＭ
４２に送出する。そこで、フレーム変換部６は多重化さ
れたデータを特定アドレスに対応する部分に書き込み、
１２ ＲＯＭ ４２は上記で説明した様に同期検出動
作を行う。
ここで、ビット多重化さたデータの速度は多重化前の４
倍になっているので、 Ｉｌｌ １１０Ｍ、 ２ ｒｌ
ＯＦＩの動作速度もこれに対応する様になっている。ま
た、伝送路１〜４のデータを時分割的に処理を行う為に
、ある伝送路のデータに対する処理を行う際には前の処
理データをＩｌ’ｌバッファ５Ｌ Ｉｆ２バ・ンファ５
２から読み出して田植としてＩｌｌ ＲＯＭ ４１．１
２ ［２０Ｍ４２の対応するＡ端子に加えると共に、他
の伝送路の現在の処理データは次に使用するまでＩ１バ
ッファ５１．１２バツフア５２に蓄えて置り。
倍になっているので、 Ｉｌｌ １１０Ｍ、 ２ ｒｌ
ＯＦＩの動作速度もこれに対応する様になっている。ま
た、伝送路１〜４のデータを時分割的に処理を行う為に
、ある伝送路のデータに対する処理を行う際には前の処
理データをＩｌ’ｌバッファ５Ｌ Ｉｆ２バ・ンファ５
２から読み出して田植としてＩｌｌ ＲＯＭ ４１．１
２ ［２０Ｍ４２の対応するＡ端子に加えると共に、他
の伝送路の現在の処理データは次に使用するまでＩ１バ
ッファ５１．１２バツフア５２に蓄えて置り。
従って、各伝送路のデータに対する処理は全て同じであ
る。
る。
さて、１２ ＲＯＭは上記の様にＦビット位置で０／１
交番値とデータビットとを比較して、一致すれば、後方
保護カウンタのカウント値をＯから１にして後方保！１
１段を示すが、まだ非同期の状態にある。
交番値とデータビットとを比較して、一致すれば、後方
保護カウンタのカウント値をＯから１にして後方保！１
１段を示すが、まだ非同期の状態にある。
そ、して、再びＦビット位置でＯ／１交番値とデータと
を比較して一致すれば後方保護カウンタのカウント値を
Ｏにし、同期状態を示す０をＩｔ １１０Ｍに送出する
。
を比較して一致すれば後方保護カウンタのカウント値を
Ｏにし、同期状態を示す０をＩｔ １１０Ｍに送出する
。
そこで、１１ ＲＯＭ ４１ は書き込みアドレスカウ
ンタのカウント値が１つずつアップする書き込みアドレ
スをフレーム変換部６に送出するので、入力する多重化
データが対応するアドレス部分に書き込まれるが、フレ
ームは先頭アドレスに書き込まれるのでフレームビット
は揃った状態になる。
ンタのカウント値が１つずつアップする書き込みアドレ
スをフレーム変換部６に送出するので、入力する多重化
データが対応するアドレス部分に書き込まれるが、フレ
ームは先頭アドレスに書き込まれるのでフレームビット
は揃った状態になる。
そして、読み出しアドレス（図示せず）に対応して伝送
路別のデータが出力される。
路別のデータが出力される。
尚、Ｉ１２ ＲＯＭ ４２から送出される多重化された
伝送路別の同期状態はＩ２バッファ５２を介して分離部
７で分離されて外部に送出される。
伝送路別の同期状態はＩ２バッファ５２を介して分離部
７で分離されて外部に送出される。
即ち、 Ｉｆ ｒｌＯＭ、 １２ ＲＯＭに書き込んだ
テーブルを利用して書き込みアドレスの生成、同期検出
、同期保護を行うので、多重同期回路に対する方式条件
が変化しても回路構成９回路設計の変更をできるだけ少
なくすることができる。
テーブルを利用して書き込みアドレスの生成、同期検出
、同期保護を行うので、多重同期回路に対する方式条件
が変化しても回路構成９回路設計の変更をできるだけ少
なくすることができる。
以上詳細に説明した様に本発明によれば多重同期回路に
対する方式条件が変化しても回路構成。
対する方式条件が変化しても回路構成。
回路設計の変更をできるだけ少なくすることができると
云う効果がある。
云う効果がある。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例のブロック図、第３図は第２図
中のり一ドオンリメモリの動作説明図、 第４図は従来例のブロック図、 第５図は第４図の動作説明図を示す。 図において、 ３は多重化部、 ４はメモリ手段、 ５はバッファ、 ６はフレーム変換部を示す。 Ｆ＜ＯＩ／１ ’４２１２１＋のンーｒオンソ／七りｎ動作８屯四図茅 区 仏送２７各→ゝうのテ゛′−タ イ立置合ｔ！イ斐のデータ 第 ４ 図の動イ乍をと日月レバ ）へ ５ 図
中のり一ドオンリメモリの動作説明図、 第４図は従来例のブロック図、 第５図は第４図の動作説明図を示す。 図において、 ３は多重化部、 ４はメモリ手段、 ５はバッファ、 ６はフレーム変換部を示す。 Ｆ＜ＯＩ／１ ’４２１２１＋のンーｒオンソ／七りｎ動作８屯四図茅 区 仏送２７各→ゝうのテ゛′−タ イ立置合ｔ！イ斐のデータ 第 ４ 図の動イ乍をと日月レバ ）へ ５ 図
Claims (1)
- 【特許請求の範囲】 フレーム位相の異なる複数系列のデータを多重化して送
出する多重化部（３）と、 同期保護カウンタテーブルと同期状態テーブルと書き込
みアドレス生成テーブルとフレームパターンの生成及び
該同期状態テーブルからの情報に対応した周期でフレー
ムビットの位置を示す位置情報の生成を行うフレームパ
ターン生成テーブルとが書き込まれており、 該多重化部より送出される多重化出力および該フレーム
パターン生成テーブルより送出される位置情報、フレー
ムビットが同時に入力する度に該同期保護カウンタテー
ブルを用いて該多重化出力とフレームビットの一致／不
一致を比較し、入力した同期保護カウント値を比較結果
に対応した新しい同期保護カウント値に更新して送出す
るが、該比較結果が連続ｎ回一致した時は該同期状態テ
ーブルは入力した非同期状態を同期状態に、該書き込み
アドレステーブルは入力した書き込みアドレスを歩進し
た書き込みアドレスに更新してそれぞれ送出し、該比較
結果が連続してｍ回不一致になった時は該同期状態テー
ブルは入力した同期状態を非同期状態に、書き込みアド
レス生成テーブルは入力した書き込みアドレスを歩進し
ない特定書き込みアドレスに更新してそれぞれ送出する
メモリ手段（４）と、 入力するメモリ手段からの情報を同一系列の次の多重化
出力を処理するまで蓄えた後、前回の情報として該メモ
リ手段に送出するバッファ（５）と、該メモリ手段から
の書き込みアドレスに対応する部分に該多重化出力を書
き込むフレーム変換部（６）とを有することを特徴とす
る多重同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1049009A JPH0783339B2 (ja) | 1989-03-01 | 1989-03-01 | 多重同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1049009A JPH0783339B2 (ja) | 1989-03-01 | 1989-03-01 | 多重同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02228141A true JPH02228141A (ja) | 1990-09-11 |
| JPH0783339B2 JPH0783339B2 (ja) | 1995-09-06 |
Family
ID=12819157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1049009A Expired - Fee Related JPH0783339B2 (ja) | 1989-03-01 | 1989-03-01 | 多重同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783339B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007526656A (ja) * | 2003-06-03 | 2007-09-13 | スターレント ネットワークス コーポレイション | データを再フォーマットするためのシステムおよび方法 |
| US20090300256A1 (en) * | 2005-06-24 | 2009-12-03 | Nxp B.V. | Self-synchronizing data streaming between address-based producer and consumer circuits |
-
1989
- 1989-03-01 JP JP1049009A patent/JPH0783339B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007526656A (ja) * | 2003-06-03 | 2007-09-13 | スターレント ネットワークス コーポレイション | データを再フォーマットするためのシステムおよび方法 |
| US20090300256A1 (en) * | 2005-06-24 | 2009-12-03 | Nxp B.V. | Self-synchronizing data streaming between address-based producer and consumer circuits |
| US8543746B2 (en) * | 2005-06-24 | 2013-09-24 | Nxp B.V. | Self-synchronizing data streaming between address-based producer and consumer circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0783339B2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03149936A (ja) | 通信切替素子 | |
| JPH0683206B2 (ja) | データ通信方法及びネットワーク | |
| US4512012A (en) | Time-switch circuit | |
| US6055234A (en) | ATM switching control method and ATM switch having shared cell memory | |
| US6259703B1 (en) | Time slot assigner for communication system | |
| JPH02228141A (ja) | 多重同期回路 | |
| KR970049418A (ko) | 데이타 기억 시스템, 데이타 전송 방법 및 데이타 재구성 방법 | |
| JP2000115199A (ja) | スイッチ装置 | |
| JPS6386630A (ja) | 並列伝送路におけるフレ−ム同期方式 | |
| JP2917966B2 (ja) | 多段スイッチの接続情報チェック方式 | |
| KR100228378B1 (ko) | 티유12 및 티유11이 혼재된 종속신호를 스위칭하는 전/후단 겸용 시간 스위칭 장치 | |
| JP2702171B2 (ja) | フレーム変換回路 | |
| CA2109007C (en) | Time slot assigner for communication system | |
| KR100228381B1 (ko) | 티유12 및 티유11 신호가 혼재된 종속신호를 스위칭하는 공간 스위칭 장치 | |
| JP2697477B2 (ja) | パケットスイッチ | |
| JPH0323017B2 (ja) | ||
| JPH05292556A (ja) | スイッチシステムおよびスイッチング方法 | |
| JPS62122434A (ja) | フレ−ム信号同期検出回路 | |
| JPH02223214A (ja) | 可変長パターン発生回路 | |
| JPH0897791A (ja) | 信号検出回路及びフレーム同期回路 | |
| JP2713487B2 (ja) | パケットバッファ回路及びパケット処理回路 | |
| JPH02137431A (ja) | データ多重方式 | |
| JP2680141B2 (ja) | フレーム同期方法及びその回路 | |
| JPH0758753A (ja) | インタフェース回路 | |
| JPH0394538A (ja) | データ乗せ替え回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |