JPS6318778B2 - - Google Patents
Info
- Publication number
- JPS6318778B2 JPS6318778B2 JP57164339A JP16433982A JPS6318778B2 JP S6318778 B2 JPS6318778 B2 JP S6318778B2 JP 57164339 A JP57164339 A JP 57164339A JP 16433982 A JP16433982 A JP 16433982A JP S6318778 B2 JPS6318778 B2 JP S6318778B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- pattern
- data processing
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012545 processing Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 5
- 238000012790 confirmation Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、デイジタル入力部を介した重要な入
力データの正常性をデータ処理部で確認する入力
データ確認方式に関するものである。
力データの正常性をデータ処理部で確認する入力
データ確認方式に関するものである。
従来技術と問題点
従来のデータ処理装置等に於ては、デイジタル
入力部を介した入力データを、データ処理部がバ
スを介して直接読取つて処理するものであり、パ
リテイチエツク等も行われていなかつた。即ち外
部からデイジタル入力部に入力されたデータは、
データ処理部がデイジタル入力部をアドレスで指
定し、バス経由で読取るものであり、その間のチ
エツク機能を持たないのが一般的であつた。しか
し、外部からの入力データがシステムの制御上重
要な内容を持つ場合に、データ処理部の誤つたア
クセスで誤つたデータを読取ると、重大な誤りが
生じることになる。
入力部を介した入力データを、データ処理部がバ
スを介して直接読取つて処理するものであり、パ
リテイチエツク等も行われていなかつた。即ち外
部からデイジタル入力部に入力されたデータは、
データ処理部がデイジタル入力部をアドレスで指
定し、バス経由で読取るものであり、その間のチ
エツク機能を持たないのが一般的であつた。しか
し、外部からの入力データがシステムの制御上重
要な内容を持つ場合に、データ処理部の誤つたア
クセスで誤つたデータを読取ると、重大な誤りが
生じることになる。
発明の目的
本発明は、デイジタル入力部をデータ処理部が
アクセスして入力データを読取つたとき、アクセ
スしたデイジタル入力部からのデータであるか否
かを容易に確認し得るようにすることを目的とす
るものである。以下実施例について詳細に説明す
る。
アクセスして入力データを読取つたとき、アクセ
スしたデイジタル入力部からのデータであるか否
かを容易に確認し得るようにすることを目的とす
るものである。以下実施例について詳細に説明す
る。
発明の実施例
第１図は本発明の実施例の要部ブロツク図であ
り、１はデータ処理部、２はバス、３はアドレス
デコーダ等を含む制御回路、４はデイジタル入力
部からのデータをバス２側へ取り込むゲート回
路、５はレジスタ、６，７はセレクタ、８はパタ
ーン発生回路、９は入力データバス、１０はメモ
リ、１１はデイジタル入力部である。パターン発
生回路８は固定パターンを発生するものであり、
必要に応じてパターン内容を変更し得る構成を有
するものである。又セレクタ６，７は入力データ
の上位側か下位側かの何れかに固定パターンを付
加することを選択する為のものであり、何れか一
方に付加することを定めた場合は省略することも
できる。
り、１はデータ処理部、２はバス、３はアドレス
デコーダ等を含む制御回路、４はデイジタル入力
部からのデータをバス２側へ取り込むゲート回
路、５はレジスタ、６，７はセレクタ、８はパタ
ーン発生回路、９は入力データバス、１０はメモ
リ、１１はデイジタル入力部である。パターン発
生回路８は固定パターンを発生するものであり、
必要に応じてパターン内容を変更し得る構成を有
するものである。又セレクタ６，７は入力データ
の上位側か下位側かの何れかに固定パターンを付
加することを選択する為のものであり、何れか一
方に付加することを定めた場合は省略することも
できる。
デイジタル入力部１１に入力データが入力デー
タバス９を介して入力されると、セレクタ６，７
で選択されて、第２図のａに示す入力データＤに
対して、ｂ又はｃに示すように、パターンＰが入
力データＤの上位側又は下位側に付加されてレジ
スタ５にセツトされる。データ処理部１からのア
ドレス情報によりデイジタル入力部１１がアクセ
スされると、制御回路３はゲート回路４を開ける
制御信号を出力する。それによりレジスタ５のセ
ツト内容がバス２を介してデータ処理部１に読取
られる。
タバス９を介して入力されると、セレクタ６，７
で選択されて、第２図のａに示す入力データＤに
対して、ｂ又はｃに示すように、パターンＰが入
力データＤの上位側又は下位側に付加されてレジ
スタ５にセツトされる。データ処理部１からのア
ドレス情報によりデイジタル入力部１１がアクセ
スされると、制御回路３はゲート回路４を開ける
制御信号を出力する。それによりレジスタ５のセ
ツト内容がバス２を介してデータ処理部１に読取
られる。
データ処理部１では、入力データＤに付加され
たパターンＰを識別し、デイジタル入力部１１か
らの固定パターンであることを判別すると、入力
データＤについては、デイジタル入力部１１が正
しく動作したものと判断し、その入力データＤを
処理することになる。この固定パターンＰのビツ
ト構成は、バス２の幅を考慮して選定することが
できるものであり、例えば入力データＤが８ビツ
ト構成で、バス２の幅を16ビツトとすると、固定
パターンＰを８ビツトとすることができる。なお
付加したパターンＰを含めて一括並列転送する代
りに１バイト毎の転送を行うようにすることも勿
論可能であり、この場合はバス幅によりパターン
構成の制約が少なくなる。
たパターンＰを識別し、デイジタル入力部１１か
らの固定パターンであることを判別すると、入力
データＤについては、デイジタル入力部１１が正
しく動作したものと判断し、その入力データＤを
処理することになる。この固定パターンＰのビツ
ト構成は、バス２の幅を考慮して選定することが
できるものであり、例えば入力データＤが８ビツ
ト構成で、バス２の幅を16ビツトとすると、固定
パターンＰを８ビツトとすることができる。なお
付加したパターンＰを含めて一括並列転送する代
りに１バイト毎の転送を行うようにすることも勿
論可能であり、この場合はバス幅によりパターン
構成の制約が少なくなる。
バス２に接続されるデイジタル入力部１１が複
数個の場合は、デイジタル入力部対応にパターン
発生回路のパターンを割当てることにより、デー
タ処理部１からアクセスしたデイジタル入力部か
らのデータであるか否かを容易に識別することが
できることになる。
数個の場合は、デイジタル入力部対応にパターン
発生回路のパターンを割当てることにより、デー
タ処理部１からアクセスしたデイジタル入力部か
らのデータであるか否かを容易に識別することが
できることになる。
遠隔監視制御システム等に於ては、入力データ
に基づいて制御情報を送出するものであり、デイ
ジタル入力部の誤動作やデータ処理部からのアド
レス誤り等で、データ処理部が誤つたデータ処理
結果の制御情報を送出する惧れがあるが、前述の
ように、デイジタル入力部で固定パターンを付加
するだけで、データ処理部がデイジタル入力部の
正常性をチエツクすることができ、誤つたデータ
処理を防止することができる。
に基づいて制御情報を送出するものであり、デイ
ジタル入力部の誤動作やデータ処理部からのアド
レス誤り等で、データ処理部が誤つたデータ処理
結果の制御情報を送出する惧れがあるが、前述の
ように、デイジタル入力部で固定パターンを付加
するだけで、データ処理部がデイジタル入力部の
正常性をチエツクすることができ、誤つたデータ
処理を防止することができる。
発明の効果
以上説明したように、本発明は、デイジタル入
力部１１に固有のパターンを発生するパターン発
生回路８を設け、このパターン発生回路８からの
パターンを入力データに付加してデータ処理部１
へ転送するものであり、データ処理部１では、入
力データに付加されたデイジタル入力部に固有の
パターンをチエツクして、データ処理部１でアク
セスしたデイジタル入力部１１が正常で、そのデ
イジタル入力部１１からのデータであるか否かを
識別することができ、重要な入力データについて
も誤つた処理を行うことがなくなる利点がある。
従つて、パリテイチエツク等のデータのチエツク
機能がないデータ処理装置に於いても、入力デー
タの正常性をチエツクできることになる。
力部１１に固有のパターンを発生するパターン発
生回路８を設け、このパターン発生回路８からの
パターンを入力データに付加してデータ処理部１
へ転送するものであり、データ処理部１では、入
力データに付加されたデイジタル入力部に固有の
パターンをチエツクして、データ処理部１でアク
セスしたデイジタル入力部１１が正常で、そのデ
イジタル入力部１１からのデータであるか否かを
識別することができ、重要な入力データについて
も誤つた処理を行うことがなくなる利点がある。
従つて、パリテイチエツク等のデータのチエツク
機能がないデータ処理装置に於いても、入力デー
タの正常性をチエツクできることになる。
第１図は本発明の要部ブロツク図、第２図は入
力データと付加パターンとの説明図である。 １はデータ処理部、２はバス、３は制御回路、
４はゲート回路、５はレジスタ、６，７はセレク
タ、８はパターン発生回路、９は入力データバ
ス、１０はメモリである。
力データと付加パターンとの説明図である。 １はデータ処理部、２はバス、３は制御回路、
４はゲート回路、５はレジスタ、６，７はセレク
タ、８はパターン発生回路、９は入力データバ
ス、１０はメモリである。
Claims (1)
- １ デイジタル入力部とバスで結合されたデータ
処理部を有し、前記デイジタル入力部を介して入
力されたデータの正常性を確認する入力データ確
認方式に於て、前記デイジタル入力部に、該デイ
ジタル入力部に固有のパターンを発生するパター
ン発生回路を設け、該パターン発生回路からのパ
ターンを外部から入力された入力データに付加し
て前記データ処理部に転送し、該データ処理部で
前記入力データに付加されたパターンをチエツク
することにより、前記入力データの正常性を確認
することを特徴とする入力データ確認方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57164339A JPS5953947A (ja) | 1982-09-21 | 1982-09-21 | 入力デ−タ確認方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57164339A JPS5953947A (ja) | 1982-09-21 | 1982-09-21 | 入力デ−タ確認方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5953947A JPS5953947A (ja) | 1984-03-28 |
| JPS6318778B2 true JPS6318778B2 (ja) | 1988-04-20 |
Family
ID=15791288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57164339A Granted JPS5953947A (ja) | 1982-09-21 | 1982-09-21 | 入力デ−タ確認方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5953947A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02294747A (ja) * | 1989-05-09 | 1990-12-05 | Nec Corp | 装置内監視方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48102543A (ja) * | 1972-04-04 | 1973-12-22 |
-
1982
- 1982-09-21 JP JP57164339A patent/JPS5953947A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48102543A (ja) * | 1972-04-04 | 1973-12-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5953947A (ja) | 1984-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3701971A (en) | Terminal message monitor | |
| US5033050A (en) | Operation control system | |
| US5313520A (en) | Method and device for protecting data of ROM | |
| JP2637742B2 (ja) | 情報処理装置 | |
| JPS6318778B2 (ja) | ||
| CA1269171A (en) | Circuit for ccis data transfer between a cpu and a plurality of terminal equipment controllers | |
| JPS6259825B2 (ja) | ||
| JPH05250310A (ja) | データ処理装置 | |
| JPS59743A (ja) | Ｅｃｃ回路診断方式 | |
| JP3296020B2 (ja) | 共有メモリの監視方法 | |
| JP2904991B2 (ja) | 数値制御装置 | |
| JPH087442Y2 (ja) | プログラマブルコントローラの入出力装置 | |
| JPH0324601A (ja) | 制御方法 | |
| SU1275414A1 (ru) | Устройство дл ввода-вывода информации | |
| JPS5827531B2 (ja) | デ−タ伝送システムに於けるシステム動作制御装置 | |
| KR920001543Y1 (ko) | 엘리베이터 시스템의 데이타 보호회로 | |
| JPS6385860A (ja) | 共有メモリ書込制御方式 | |
| JPH06161794A (ja) | コンピュータシステムの誤動作防止方式 | |
| JPS6146541A (ja) | デ−タ書き込み方式 | |
| JPS6019242A (ja) | デ−タ処理装置 | |
| JPS5977505A (ja) | プロセス入出力装置 | |
| JPH02297650A (ja) | 受信装置 | |
| JPH0470660B2 (ja) | ||
| JPS6013502B2 (ja) | 構成制御指定方式 | |
| JPS61156460A (ja) | 共有メモリ装置 |