JPS5977505A - プロセス入出力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、各種計算機システムのインクフェイスとして
接続され、計算機の制御によりメモリの内容を各種のプ
ロセス機器へ出力したり、逆にプロセス機器の状態信号
をメモリへ読込んたりするプロセス入出力装置に関する
ものである。

〔従来技術〕

プロセス入出力装置は、計算機の制御によりメモリの内
容をプロセス機器へ出力信号として出力したり、プロセ
ス機器の状態を入力（ｉ号としてメモリへ取り込んだり
するためのインクフェイスである。このインクフェイス
は第１図に示すように計算機ｌおよびメモリ２とデータ
バス５および入出力コントロール化量６により結幻゛れ
、さらにプロセス入出力部４．９とプロセス入出カバス
フおよびプロセス入出力コントロール信号８とにより結
ばれることによって使用さｒＬる。

第２図は、従来のプロセス入出力装置とプロセス入出力
部の構成を示すブロック図である。

計算機１からの入力制御は次のようにして行われる。す
なわち、データバス５にＤＣＷ（データコントロールワ
ード）情報を送出し、入出力コントロール信号６により
、ＤＣＷレジスタ１１にプロセス入出力部４に対応する
アドレス情報をセラ”トする。すると、プロセス入出力
部４はアドレスバス２１の信号と入出力信号２２をアド
レスデコーダ１５によりデコードしたデコード信号によ
りデータゲート１７全開き、プロセス端末からの入力信
号をデータバス２ｏに送出する。同時に、応答回路１６
から割込信号１９をプロセス入出力装置３の割込制御部
１４を経て計算機へ供給する。

計算機１はこの割込信号を受けると入出力コントロール
信号６を出力し、プロセス入出力装置３におけるデータ
制御部１２の制御のもとにデータバス２０の情報をデー
タレジスタ１ｏおよびデータバス５を経て自己の内部に
取込む。

一方、計算機１がらの出力制御は次のようにして行われ
る。すなわち、データバス５に出力データを送出し、入
出力コントロール信号６により、データレジスタ１０に
出力データをセットする。

次に、データバス５にＤＣＷ情報を送出し、人出１１に
プロセス入出力部９に割当てられたアドレス情報をセッ
トする。すると、プロセス入出力部９はアドレスバス２
１の信号と大川カ信号２２とをアドレスデコーダ１５に
ょシブコードしたデコード信号でデータバス２ｏの情Ｓ
をデータバッファ１８にセットする。同時に、応答回路
１６がら割込信号１９をプロセス入出力装置３の割込制
御部１４を経て計算機ｌへ出力処理が完了したことを知
らせる。

以上のＤＣＷ情報とデータの動きを図に示すと第３図の
ようになる。第３図（Ａ）は大刀動作（ＩＪ）は出力動
作を示し、人力時にち・いて計ｐ、機１は１〜Ｎのプロ
セス入出力部のアドレスを示す情報Ｐ、−ＡをＤＣＷ情
報としてプロセス入出力装置３を経てプロセス入出力部
４へ送出する。すると、プロセス入出力部４がらはプロ
セス入出力装置３を経てＤ　ＣＷ情報に対応したデータ
ｌ〜Ｎが割算機ｌへ送られる。−カ、出力時に訃いて計
算機１は１〜Ｎのアドレス情報Ｐ−ＡをＤＣＷ情報とし
て、またこれに対応したデータ１〜Ｎをプロセス入出力
装置３を経てプロセス入出力部９に送出する。

従来のプロセス入出力装置は以上のようにしてプロセス
入出力部とのデータを入出力することができる。

ところが、プロセス入出力部の将来の増設を見込んでプ
ロセス入出力部に割当てるアドレスに空間を作っておい
た場合、または複数のバッチ処理のうち特定のバッチ処
理を停止さゼておきたい場合、あるいはプロセス入出力
部が故障してシステム系から取りはずされその部分のア
ドレスが空間となっている場合など、何等かの都合によ
シ特定のプロセス入出力部に対するデータの送出あるい
は入力を行うことができない状態が発生すると、第４図
に示すように系全体の入出力動作のうちこのような状態
が発生したプロセス入出力部とのデータ入出力を省略し
て入出力動作を行う必要が生じてくる。

しかし、このように系全体の入出力動作のうち一部を省
略したりすると、計算機１の中に各プロセス入出力部に
対応して設けられたデータファイルのアドレスが移動し
てしまうため、チータフアイルの管理が面倒になつブｊ
す、データ入出力処理プログラム以外のプログラムとの
連係が不可能になったりするなどの欠点がある。

〔発明の目的〕

不発明の目的は、特定のプロセス入出力部とのデータ入
出力を行わない場合が生じても、データファイルの管理
および他のプログラムとの連係全容易に行うことができ
るプロセス入出力装置を提供することにある。

〔発明の概要〕

本発明は、コントロールワードレジスタに特定情報がセ
ットされたことを検出し、計９機に対してデータの入出
力動作終了を表わす割込み信号を与えるダミーアドレス
検出回路およびダミーアドレス応答回路を設け、データ
の入出力を不要とするプロセス入出力部についてはアド
レス情報に代えて特定のダミーアドレス情報を上記コン
トロ−ルワードレジスタにセットｔ、、ｉちに入出力動
作終了の割込み信号を発生させるようにしたものである
。

以外、図面に基づき本発明の詳細な説明する。

〔発明の実施例〕

第５図に本発明によるプロセス入出力装置の実施例を示
す。また第６図に［Ｉ　ＣＷ情報と入出力データＩ）　
Ａ、　Ｔ　Ａの動きを示す。第６図（Ａ、）は入力動作
、第６図（Ｂ　）は出力動作の場合の、動きを示す。

通常のプロセス入出力動作については従来例で述べたと
おりである。

従って、以下ではプロセス入出力部からの入力データが
不要あるいはデータ取り込みがない場合の動作を説明す
る。

計算機１からの入力制御は通ｎの場合と全く同様にデー
タバス５にＤＣＷ情報を送出し、入出力コントロール信
号６により、ＤＣＷレジスタ１１にデータ取り込み不要
のダミーアドレス情報ヲ与える。このデータ取り込み不
要のダミーアドレス情報はプロセス入出力部４に予め割
当てられているアドレスと異なる特別な情報を決めてｉ
、−（づばよい。この特別なダミーアドレス情報を検出
Ｊ−るダミーアドレス検出部２：］はアドレスバス２１
の信号を読みとり、ダミ一応答回路２４から１Φ作終了
を報告するため割込信号１９を割込制御部１４ｉ経て計
算機１へ伝達する。旧殻機１ｄ、割込み信号を受けると
入出力コントロール悄−号６を出力［７、プロセス入出
力装置３のデータ制御部１２の制御のもとに、その時デ
ータバス２０に送出きれている情報をダミーデータとし
てデータレジスタ１０、データバス５１５Ｊ：経て取込
む。すなわち、第６図（Ａ、）に示すようにダミーア］
・レス情報Ｉ）・Ａに対しダミーデータＤ　−Ｉ）が入
力される。この時のダミーデータＤ　−Ｉ）は通常″０
″′である。

次に出力制御の場合は、データバス５にダミーの出力デ
ータを送出し、コントロール（Ｍ　（Ｓ、　６によシ、
データレジスタ１０にダミーの出力データ全セットする
。次にデータバス５にデータ出力不要のＤＣＷ情報を送
出し、入出力コントロール信号６により、ＤＣＷレジス
タ１１にデータ出力不要のダミーアドレス情報をセット
する。この特別なタミーアドレス情報を検出するダミー
アドレス検出部２３とダミ一応答回路２４に１、入力デ
ータ不要の時と同様の動作で動作終了を割込みによって
計算機１へ伝達する。計算機１は割込みを受ける上次の
動作に移り出力が不要か必要かを問わず、第６図（Ｂ）
に宗すＤＣＷ情報およびＤ　Ａ、　Ｔ　Ａを順次出力し
てゆく。ＤＣＷ情報はプロセス入出力部９に予め４（ら
れているアドレス以外の内容に決めであるため、出力デ
ータはどこへも出力されることなく既存のものに影響を
与えることは全くない。

このように側らかの都合によりプロセスの入出力制御が
不要となった場合、ソフトウェアはそれに対応するＤＣ
Ｗ情報のデータテーブルに特有の情報を書き込むことに
より、Ｊ）ＣＷや入出力データＤＡＴＡをメモリの上で
移動操作などせずに入出力処理をすることができる。

〔発明の効果〕

上記で述ベブζ様に本発明によれば、プロセス入出力部
のアドレスとプロセス入出力部のデータが入っているア
ドレスがいつも対応関係となるプこめ、データファイル
の管理および他のプログラムとの連係を容易に行うこと
ができる。

【図面の簡単な説明】

第１図は削算機とプロセス入出力装置の接続をブロック
図、第２図は従来におけるプロセス入出力装置とプロセ
ス入出力部の回路ｒ１．’ｌ成図、第３図および第４図
は計算機からプロセス入出力装置、およびプロセス入出
力部への情報の流れを示す図、第５図は本発明の実施例
を示すプロセス入出力装置とプロセス入出力部の回路）
１１ｔ成図、第６図は実施例における計算機からプロセ
ス入出力装置およびプロセス入出力部への情報の流れ全
示す図である。 ■・・・ｉｔ　ｆｉｉ機、２・・・メモ１ハ　３・・・
プロセス入出力装置、４・・・プロセス入出力部、５・
・・データバス、７・・・プロセス入出力バス、９・・
・プロセス入出力％、１０・・・データレジスタ、１１
・・・データコントロールワートレジスク、１２・・・
データ制御部、１３・・・入１１′ｌ力制御部、１４・
・・割込制御部、１５・・・アドレスデコーダζ・１６
・・・応答回路、１７・・・データゲート、１８・・・
データバッファ、１９・・・割込信号、２０・・・デー
タバス、２１・・・アドレスバス、２３・・・ダミーア
ドレス検出部、２４・・・ダミ一応答回路。 著ＪｆｊＪ

Claims (1)

【特許請求の範囲】
1. １、データを入出力すべきプロセス入出力部に割描てら
   れたアドレス情報音送出するデータコントロールワード
   レジスタと、プロセス入出力部との入出力データを一時
   保持するデータレジスタと、入出力データの入出力処理
   終了ケ表わす割込み信号を計算機に与える割込み制御部
   とを＠え、入出力データを上記計算機の側倒ｊにより上
   記アドレス情報に対応伺けられたメモリアドレスとの間
   で転送するプロセス入出力装置において、上記コントロ
   ールワードレジスタに対し上記計算機からデータの入出
   力処理を特徴とする特定情報がセットされたことを検出
   し、上記計算機に対して入出力処理終了を表わす割込み
   信号を与えるダミーアドレス検出回路およびダミーアド
   レス応答回路を設けたことをｔ特徴とするプロセス入出
   力装置。