JPS63186396A - アラ−ム表示方式 - Google Patents

アラ−ム表示方式

Info

Publication number
JPS63186396A
JPS63186396A JP62018894A JP1889487A JPS63186396A JP S63186396 A JPS63186396 A JP S63186396A JP 62018894 A JP62018894 A JP 62018894A JP 1889487 A JP1889487 A JP 1889487A JP S63186396 A JPS63186396 A JP S63186396A
Authority
JP
Japan
Prior art keywords
section
alarm
alarm information
collection buffer
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62018894A
Other languages
English (en)
Inventor
俊之 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62018894A priority Critical patent/JPS63186396A/ja
Publication of JPS63186396A publication Critical patent/JPS63186396A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Alarm Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は周期的に収集されるアラーム情報の表示に関し
、特にＣＰＵへの割り込み回数を減じるアラーム表示方
式に関する。
［従来の技術］ 従来、この種のアラーム表示方式は周期的に収集される
アラーム情報に対し周期的にＣＰＵに割り込みがかかつ
ていた。
［発明が解決しようとする問題点］ 上述した従来のアラーム表示方式は周期的に収集される
アラーム情報に対し、情報の内容が前回収集したアラー
ム情報と同一でおってもＣＰＵに周期的に割り込みがか
かり、割り込み処理プログラムが実行されるので、ＣＰ
Ｕが同一のアラーム情報でむだな処理を行うという欠点
がおる。
［問題点を解決するための手段］ 本発明は周期的にアラームを収集するアラーム収集バッ
ファ部と、収集されたアラーム情報を記ム情報とを比較
する比較部と、比較部の結果によりどちらのアラーム情
報を選択するかを判断する選択部と、ＣＰＵに対して割
り込みをかけるかどうかを判断するコントロール部と、
比較部の結果がメモリー部からの読み出し情報と収集さ
れたアラーム情報と同一の場合はＣＰＵに割り込みがか
からないように制御し異なる場合はＣＰＵに割り込みが
かかりメモリー部のアラーム情報を書きかえるように制
御する手段とを有することを特徴とするアラーム表示方
式である。
［実施例］ 次に本発明について図面を参照して説明する。
第１図は本発明の機能構成図でおる。アラーム収集バッ
ファ部ｉｏ、　ｔｉで周期的に収集されるアラーム情報
はタイミング部１９に制御され、周期的に比較部１３に
送出される。メモリー部１２には各バッファにおける過
去のアラーム情報を記憶してあり、タイミング部１９の
読み出し信号により各アラーム収集バッファ部１０．１
１からアラーム情報が出力されると同時に比較部１３に
過去のアラーム情報を出力する。比較部１３はアラーム
収集バッファ部１０．１１から送出された情報とメモリ
ー部１２から読み出された情報を比較し、その結果を選
択部１４及びコントロール部１７に出力する。選択部１
４では比較部１３の結果からアラーム収集バッファ部１
０゜１１の出力とメモリー部１２の出力の選択をする。
コントロール部１７は比較部１３の結果からＣＰ　Ｕ　
１８への割り込みを制御する。
アラーム情報送出バッファ部１５はコントロール部１７
の割り込み信号を受けたｃ　ｐ　ｕ　ｉａによりアラー
ム収集バッファ部１０．１１からの出力とメモリー部１
２の出力とが異なった場合だけアラーム情報表示部１６
にデータを出力するように制御される。
第２図はアラーム収集バッファ部１０．１１の出力とメ
モリー部１２の出力が異なった場合のアラーム情報の流
れを示す。比較部１３の結果により選択部１４は新しい
アラーム情報すなわちアラーム収集バッファ部１０．１
１の出力を選択する。コントロール部１１は比較部１３
の結果よりＣＰ　Ｕ　１８に割り込み信号を送りＣＰ　
ｔＪ　１８はアラーム情報送出バッファ部１５．アラー
ム情報表示部１６を制御しアラームの変化を表示させる
。ざらにｃ　ｐ　ｕ　ｉａは選択部１４より出力された
アラーム収集バッファ部出力をＲ新のアラーム情報とし
てメモリー部１２に記憶させる。
このように周期的に収集されるアラーム情報に対し現在
表示されているアラーム情報とその度比較し、異なった
場合だけＣＰ　Ｕ　１８に割り込みをかけ、ｃ　ｐ　ｕ
　ｉａへの割り込みを減らすことができる。
［発明の効果］ 以上説明したように本発明はメモリー部に記憶された過
去のアラーム情報と周期的に収集されたアラーム情報を
比較することによって同一の場合はＣＰＵに割り込みが
かからず、異なった場合のみＣＰＵに割り込みがかかり
ＣＰＵへの割り込みを減らす効果がおる。
【図面の簡単な説明】
第１図は本発明の機能構成図、第２図はアラーム収集バ
ッファ部送出データとメモリー部読み出しデータが異な
る場合のアラーム情報の流れを示す図である。 １０、１１・・・アラーム収集バッファ部１２・・・メ
モリー部　　　　　１３・・・比較部１４・・・選択部

Claims (1)

    【特許請求の範囲】
  1. （１）周期的にアラームを収集するアラーム収集バッフ
    ァ部と、アラーム情報を記憶するメモリー部と、アラー
    ム収集バッファ部とメモリー部からアラーム情報を読み
    出すタイミングを制御するタイミング部と、メモリー部
    から読み出された古いアラーム情報とアラーム収集バッ
    ファ部から送出された新しいアラーム情報とを比較する
    比較部と、比較部の結果からどちらの情報を選択するか
    を判断する選択部と、比較部の結果からＣＰＵのアラー
    ム表示プログラムの実行を制御するコントロール部と、
    メモリー部から読み出された古いアラーム情報とアラー
    ム収集バッファ部から送出された新しいアラーム情報を
    比較し、同じ場合ならＣＰＵにアラーム表示プログラム
    を実行させず、異なる場合にだけアラーム表示プログラ
    ムを実行させることによりＣＰＵに対する割り込みを減
    らす手段とを有することを特徴とするアラーム表示方式
    。
JP62018894A 1987-01-29 1987-01-29 アラ−ム表示方式 Pending JPS63186396A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62018894A JPS63186396A (ja) 1987-01-29 1987-01-29 アラ−ム表示方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62018894A JPS63186396A (ja) 1987-01-29 1987-01-29 アラ−ム表示方式

Publications (1)

Publication Number Publication Date
JPS63186396A true JPS63186396A (ja) 1988-08-01

Family

ID=11984278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62018894A Pending JPS63186396A (ja) 1987-01-29 1987-01-29 アラ−ム表示方式

Country Status (1)

Country Link
JP (1) JPS63186396A (ja)

Similar Documents

Publication Publication Date Title
JPH02235156A (ja) 情報処理装置
US4047245A (en) Indirect memory addressing
JPS63186396A (ja) アラ−ム表示方式
US5497481A (en) Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests
JPH08137703A (ja) タスク切替装置
JPH06202715A (ja) 状態変化検知記録回路
JP2504617B2 (ja) デ―タ読込制御方式
JPH03246645A (ja) データ管理方式
JPS62241044A (ja) 履歴情報収集装置
JP2501393B2 (ja) 直接メモリアクセス装置
JPH0447350A (ja) 主記憶読み出し応答制御方式
JP2752732B2 (ja) トレース装置
JP2923869B2 (ja) イベント入力回路
JPH0443355B2 (ja)
JPS63132362A (ja) コマンド動作制御方式
JPH06266630A (ja) トレース機能付き入出力制御装置
JPH0462093B2 (ja)
JPS628236A (ja) 動作履歴記憶装置
JPH01137339A (ja) マイクロプロセッサ
JPH02270439A (ja) オーダ実行制御回路
JPH0628268A (ja) マイクロプロセッサ ｉ／ｏアクセス トレース方式
JPS6120139A (ja) 割込み制御方式
JPH0346052A (ja) プロセツサ間通信方法
JPS63733A (ja) プログラム実行処理方式
JPS63155338A (ja) プログラム実行履歴記録制御方式