JPS63186361A - 中央処理装置間通信処理方式 - Google Patents
中央処理装置間通信処理方式Info
- Publication number
- JPS63186361A JPS63186361A JP62017391A JP1739187A JPS63186361A JP S63186361 A JPS63186361 A JP S63186361A JP 62017391 A JP62017391 A JP 62017391A JP 1739187 A JP1739187 A JP 1739187A JP S63186361 A JPS63186361 A JP S63186361A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- cpus
- central processing
- logic
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 20
- 238000001514 detection method Methods 0.000 claims description 9
- 238000003672 processing method Methods 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマルチプロセッサシステムにおける中央処理装
置(以下CPUという)間通信処理に関し。
置(以下CPUという)間通信処理に関し。
特に複数のCPUに対して同時に処理要求を出した場合
、非同期に発生する処理終了報告の処理方式〔従来の技
術〕 マルチプロセッサシステムにおいては1つのCPUが処
理を行っていく過程で他のCPUへ処理を依頼しなけれ
ばならない事象が発生する。従って。
、非同期に発生する処理終了報告の処理方式〔従来の技
術〕 マルチプロセッサシステムにおいては1つのCPUが処
理を行っていく過程で他のCPUへ処理を依頼しなけれ
ばならない事象が発生する。従って。
マルチプロセッサシステムでは、 CPU間で相互に通
信を行うことにより処理を依頼する方式が採用されてい
る。
信を行うことにより処理を依頼する方式が採用されてい
る。
従来2台のCPUを備えるマルチプロセッサシステムで
は、一方のCPUが他方のCPUに対して通信要求を出
して処理を依頼し、処理を依頼したCPUけ処理を依頼
されたCPUの処理終了を待ち合せて。
は、一方のCPUが他方のCPUに対して通信要求を出
して処理を依頼し、処理を依頼したCPUけ処理を依頼
されたCPUの処理終了を待ち合せて。
処理終了報告を受は取ってから、この処理終了報告の内
容によって2次の処理へ移行していくことになる。
、 3台以上のCPUを備えるマルチプロセ、す7ステムで
は、1つのCPUが複数のCPUに対して処理を依頼す
る場合、処理を依頼されたCPUの処理時間が各々異な
っておシ、さらに処理終了報告が異なる場合がある。従
って、2台のCPUを備えるマルチプロセッサシステム
と同様に、1つのCPUに対して処理要求を出して、そ
の終了報告を待ち合わせてから別のCPUに対して処理
要求を出すという様に各CPUについて順次処理要求を
依頼するか。
容によって2次の処理へ移行していくことになる。
、 3台以上のCPUを備えるマルチプロセ、す7ステムで
は、1つのCPUが複数のCPUに対して処理を依頼す
る場合、処理を依頼されたCPUの処理時間が各々異な
っておシ、さらに処理終了報告が異なる場合がある。従
って、2台のCPUを備えるマルチプロセッサシステム
と同様に、1つのCPUに対して処理要求を出して、そ
の終了報告を待ち合わせてから別のCPUに対して処理
要求を出すという様に各CPUについて順次処理要求を
依頼するか。
あるいは処理を依頼する複数のCPUに対して同時に処
理要求を出すが、処理終了報告に対してはCPUごとに
逐次ファームウェアで終了報告を監視して処理を行って
いる。
理要求を出すが、処理終了報告に対してはCPUごとに
逐次ファームウェアで終了報告を監視して処理を行って
いる。
上述のように3台以上のCPUを備えるマルチプロセッ
サシステムでは、複数のCPUに対して処理を依頼する
場合、1つのCPUに対する処理終了報告を待ち合わせ
てから2次のCPUに対して処理要求を出すか、あるい
は処理終了報告を逐次CPUごとに処理をせねばならず
、たとえ複数のCPUに対して同一の処理を依頼する場
合でも、また複数のCPUでの処理が並列に行゛なえる
場合でも、各々のCPUに対して1つずつ処理を依頼す
るか、あるいはファームウェアで繁雑な処理をせねばな
らない。
サシステムでは、複数のCPUに対して処理を依頼する
場合、1つのCPUに対する処理終了報告を待ち合わせ
てから2次のCPUに対して処理要求を出すか、あるい
は処理終了報告を逐次CPUごとに処理をせねばならず
、たとえ複数のCPUに対して同一の処理を依頼する場
合でも、また複数のCPUでの処理が並列に行゛なえる
場合でも、各々のCPUに対して1つずつ処理を依頼す
るか、あるいはファームウェアで繁雑な処理をせねばな
らない。
よって、処理を依頼するCPU0数が多くなれば。
すべての処理が終了するまでに多くの時間がかかってし
まうという問題点がある。
まうという問題点がある。
本発明によれば、複数の中央処理装置を備え。
各中央処理装置は通信状態にある他の中央処理装置情報
を保持する記憶手段と、該記憶手段の内容を参照して、
他の中央処理装置からの処理終了報告を監視して、処理
要求を送出したすべての中央処理装置の処理終了を検出
する終了検出手段と。
を保持する記憶手段と、該記憶手段の内容を参照して、
他の中央処理装置からの処理終了報告を監視して、処理
要求を送出したすべての中央処理装置の処理終了を検出
する終了検出手段と。
前記記憶手段の内容を参照して、他の中央処理装置から
の処理終了報告を予め足められた優先順位によって選択
あるいは合成する選択手段とを有しており、処理を依頼
する中央処理装置は、複数の中央処理装置に対して同時
に処理要求を送出し。
の処理終了報告を予め足められた優先順位によって選択
あるいは合成する選択手段とを有しており、処理を依頼
する中央処理装置は、複数の中央処理装置に対して同時
に処理要求を送出し。
該処理要求を受けた中央処理装置から非同期に発生する
処理終了報告を前記終了検出手段と前記選択手段の出力
に基づいて終了報告とするようにしたことを特徴とする
中央処理装置間通信処理方式%式% 次に本発明について実施例によって説明する。
処理終了報告を前記終了検出手段と前記選択手段の出力
に基づいて終了報告とするようにしたことを特徴とする
中央処理装置間通信処理方式%式% 次に本発明について実施例によって説明する。
第1図は本発明の一実施例を示すブロック図である。な
お、ここでは4台のCPUを備えるマルチプロセッサシ
ステムについて説明する。第1図を参照して、 CPU
1がCPU 2〜4に対して同時に通信要求を出す場
合について考える。CPU 1は予め定められた主記憶
(図示せず)の番地へCPU 2〜4に対応して処理要
求の内容を格納しておく。CPU1がリクエスト信号で
ある通信要求信号CRQ 10〜12をすべて論理”1
”にすると、 CPU 1の通信中CPU表示表示フリ
フグフロップ下単にF/’Fという)la〜1cに論理
″1”がセットされると同時に、 CPU 2〜4に対
して通信要求が出される。
お、ここでは4台のCPUを備えるマルチプロセッサシ
ステムについて説明する。第1図を参照して、 CPU
1がCPU 2〜4に対して同時に通信要求を出す場
合について考える。CPU 1は予め定められた主記憶
(図示せず)の番地へCPU 2〜4に対応して処理要
求の内容を格納しておく。CPU1がリクエスト信号で
ある通信要求信号CRQ 10〜12をすべて論理”1
”にすると、 CPU 1の通信中CPU表示表示フリ
フグフロップ下単にF/’Fという)la〜1cに論理
″1”がセットされると同時に、 CPU 2〜4に対
して通信要求が出される。
CPU 2〜4ではそれぞれこの通信要求信号CRQI
O〜12によってファームウェアに割込みを発生し、予
め定められた主記憶中の内容を読み出すことによってそ
の処理要求内容がCPU 2〜4に伝えられる。CPU
2〜4では各々並行して、処理要求に従って処理が進
められる。処理が終了するとCPU 2〜4はそれぞれ
処理終了信号RPYi 0(1=2〜4)及び終了状態
信号RPYi I 、 RPYi 2(1=2〜4)を
送出する。ここで、終了状態信号RPYi 1及びRP
Yi 2はそれぞれ1ビ、トであり(つまり、終了状態
信号としては2ビツト)、終了状態信号RPYi 1
、2=I Oであれば正常終了、RPYi 1 、2=
OIテあれば異常終了、 RPYi l 、 2=11
であれば注意終了を表わすものとする。
O〜12によってファームウェアに割込みを発生し、予
め定められた主記憶中の内容を読み出すことによってそ
の処理要求内容がCPU 2〜4に伝えられる。CPU
2〜4では各々並行して、処理要求に従って処理が進
められる。処理が終了するとCPU 2〜4はそれぞれ
処理終了信号RPYi 0(1=2〜4)及び終了状態
信号RPYi I 、 RPYi 2(1=2〜4)を
送出する。ここで、終了状態信号RPYi 1及びRP
Yi 2はそれぞれ1ビ、トであり(つまり、終了状態
信号としては2ビツト)、終了状態信号RPYi 1
、2=I Oであれば正常終了、RPYi 1 、2=
OIテあれば異常終了、 RPYi l 、 2=11
であれば注意終了を表わすものとする。
CPU、 2〜4での処理は非同期に終了し、各処理終
了信号RPYi OはCPU 1の処理終了検出部1d
へ送られる。
了信号RPYi OはCPU 1の処理終了検出部1d
へ送られる。
ここで処理終了検出部1dを第2図に示す。第2図も参
照して、前述のようにCPo 2〜4に対して通信要求
を出しているためFOP 1 a −1dがすべて論理
“1″′となっており、その結果、CPU2〜4通信中
信号CPN 13〜15がすべて論理1’11+1とな
る。CPN 13〜15はそれぞれダート101〜10
3を介してアンドヶ”−)104〜110に入力される
。その結果アンドケ゛−1110の出力のみが論理″1
”となる。アンドゲート104〜110の出力はそれぞ
れアンドゲート111〜117に入力される。このため
、 CPU 2〜4の処理終了信号RPY 10 、2
0 、30がすべて論理”1″となると。
照して、前述のようにCPo 2〜4に対して通信要求
を出しているためFOP 1 a −1dがすべて論理
“1″′となっており、その結果、CPU2〜4通信中
信号CPN 13〜15がすべて論理1’11+1とな
る。CPN 13〜15はそれぞれダート101〜10
3を介してアンドヶ”−)104〜110に入力される
。その結果アンドケ゛−1110の出力のみが論理″1
”となる。アンドゲート104〜110の出力はそれぞ
れアンドゲート111〜117に入力される。このため
、 CPU 2〜4の処理終了信号RPY 10 、2
0 、30がすべて論理”1″となると。
アンドゲート117が論理“1”となる。即ち。
CPU 2〜4のすべてが処理終了となると、オアケ゛
−ト118からの処理終了信号ENDAが論理″、nと
なり、依頼した処理のすべての処理終了を検出すること
ができる。
−ト118からの処理終了信号ENDAが論理″、nと
なり、依頼した処理のすべての処理終了を検出すること
ができる。
CPU 2〜4の終了状態信号RPY i 1及び12
はCPU 1の終了報告選択部1eへ送られる。ここで
終了報告選択部1eを第3図に示す。第3図も参照して
、 CPU 2〜4の終了状態がCPU 2では正常終
了、 CPU 3では注意終了、 CPU 4では異常
終了であったとする。このとき各々の終了状態信号はR
PY 21 、2・2=、10.RPY31,32=1
1゜RPY41 、42=Olとなる。上述のように。
はCPU 1の終了報告選択部1eへ送られる。ここで
終了報告選択部1eを第3図に示す。第3図も参照して
、 CPU 2〜4の終了状態がCPU 2では正常終
了、 CPU 3では注意終了、 CPU 4では異常
終了であったとする。このとき各々の終了状態信号はR
PY 21 、2・2=、10.RPY31,32=1
1゜RPY41 、42=Olとなる。上述のように。
CPU 1ばCPU 2〜4に対して通信中であるため
2CPU 2〜4の通信中信号CPN 13〜15がす
べて論q”1”となっている。CF’U 2からの終了
状態信号RPY 21 、22は、 RPY21 、2
1=1.0であるから、アンドゲート201及び202
を介してオアゲート212及び213にはそれぞれ論理
゛1″“及び”0”が入力される。CPU 3からの終
了状態信号RPY 31 、32は、 RPY31 、
32=11であるためアンドゲート203及び204を
介してオアデート212及び23.3には、それぞれ”
1゛′及び”1”が入力される。CPU、 4からの終
了状態信号RPY 41 、42は、RPY41.42
=01であるだめ、アンドヶ” −) 205及び20
6を介して、オアゲート212及び213にはそれぞれ
論理°”0”及び“1”が入力される。その結果オアゲ
ート212及び213の出力は論理“1′及び1“′と
なる。ところが、アンドゲート207及び208の出力
はそれぞれ論理11011であるが、 CPU 4の終
了状態信号RPY31 、32=01であるから、アン
ドゲート209の出力は論理”1パとなシ、その結果、
オアデート211の正極性出力が論理”1“となってし
まう。従ってアンドゲート210の入力は・・論理加1
1 、 +1111.一方、オアゲート214の入力は
論理”1″、”1パとな9アンドゲート210及びオア
ゲート214の出力はそれぞれ論理”0″。
2CPU 2〜4の通信中信号CPN 13〜15がす
べて論q”1”となっている。CF’U 2からの終了
状態信号RPY 21 、22は、 RPY21 、2
1=1.0であるから、アンドゲート201及び202
を介してオアゲート212及び213にはそれぞれ論理
゛1″“及び”0”が入力される。CPU 3からの終
了状態信号RPY 31 、32は、 RPY31 、
32=11であるためアンドゲート203及び204を
介してオアデート212及び23.3には、それぞれ”
1゛′及び”1”が入力される。CPU、 4からの終
了状態信号RPY 41 、42は、RPY41.42
=01であるだめ、アンドヶ” −) 205及び20
6を介して、オアゲート212及び213にはそれぞれ
論理°”0”及び“1”が入力される。その結果オアゲ
ート212及び213の出力は論理“1′及び1“′と
なる。ところが、アンドゲート207及び208の出力
はそれぞれ論理11011であるが、 CPU 4の終
了状態信号RPY31 、32=01であるから、アン
ドゲート209の出力は論理”1パとなシ、その結果、
オアデート211の正極性出力が論理”1“となってし
まう。従ってアンドゲート210の入力は・・論理加1
1 、 +1111.一方、オアゲート214の入力は
論理”1″、”1パとな9アンドゲート210及びオア
ゲート214の出力はそれぞれ論理”0″。
+111+、 となって、終了報告結果イリRPYS’
15 、16=0.1となる。
15 、16=0.1となる。
ところで、 CPU 4の終了状態が正常終了であれば
、終了状態信号RPY 4.1 、42=1. Oとな
り。
、終了状態信号RPY 4.1 、42=1. Oとな
り。
その結果アンドゲート209が論理″1″とはならない
ため、即ちアンドゲート209の出力は論理”0パであ
るから、オアゲート211の正極性出力は論理”0”と
なる。従ってこのときのオアケ゛−ト212及び213
の出力はそれぞれ論q”l”及び”1゛′となり、終了
報告結果信号RPYS 15 、16=1 、1となる
。
ため、即ちアンドゲート209の出力は論理”0パであ
るから、オアゲート211の正極性出力は論理”0”と
なる。従ってこのときのオアケ゛−ト212及び213
の出力はそれぞれ論q”l”及び”1゛′となり、終了
報告結果信号RPYS 15 、16=1 、1となる
。
このようにして終了状態選択部1eでは通信中のCPU
の終了状態信号を01.>11:>10の優先、1iI
i′4位で選択し、終了報告結果信号RPYS 15
、16に反映させることができる。
の終了状態信号を01.>11:>10の優先、1iI
i′4位で選択し、終了報告結果信号RPYS 15
、16に反映させることができる。
次にcpUlからCPU 2 、3に対して通信要求を
出した場合には、 FOP 1 a 、 1 bのみが
論理” 1 ”にセットされることになる。従ってCP
U 4からの終了報告は処理終了検出部1d、終了報告
選択部1eで無視され、 CPU 2 、3の双方から
処理終了信号が送られたとき処理終了を検出し、CPU
2,3の終了状態信号が先の優先順位で選択されること
になる。
出した場合には、 FOP 1 a 、 1 bのみが
論理” 1 ”にセットされることになる。従ってCP
U 4からの終了報告は処理終了検出部1d、終了報告
選択部1eで無視され、 CPU 2 、3の双方から
処理終了信号が送られたとき処理終了を検出し、CPU
2,3の終了状態信号が先の優先順位で選択されること
になる。
CPU lが処理終了信号ENDAと終了報告結果信号
RpySt 5 、16によって異常終了報告を受けた
場合各CPUで保持+る終了状態履歴レソスタ(図示せ
ず)をそれぞれ読み出すことによpその終了状態に応じ
て処理が進められる。
RpySt 5 、16によって異常終了報告を受けた
場合各CPUで保持+る終了状態履歴レソスタ(図示せ
ず)をそれぞれ読み出すことによpその終了状態に応じ
て処理が進められる。
なお2本実施例ではCPU 1からCPU 2〜11に
対して通信要求を出す場合について説明したが。
対して通信要求を出す場合について説明したが。
CPU 1の構成をCPU 2〜4に備えることによっ
てすべてのCPU間の通信要求が可能となる。まだ本実
施例では、4台のCPUを備える場合について説明した
が1本発明は複数のCPUを有するシステム全てに適用
できることは言うまでもない。
てすべてのCPU間の通信要求が可能となる。まだ本実
施例では、4台のCPUを備える場合について説明した
が1本発明は複数のCPUを有するシステム全てに適用
できることは言うまでもない。
以上説明したように本発明では、同時に複数のCPUに
対して処理要求を依頼することができ、各処理を依頼さ
れたCPUが正常に終了していれば。
対して処理要求を依頼することができ、各処理を依頼さ
れたCPUが正常に終了していれば。
繁雑なファームウェア処理を行なわずに短時間ですべて
の処理の終了が完了できるという効果がある。また、正
常終了でない場合でも、優先度に応じて選択的に終了報
告を返すためにファームウェアでの処理が簡潔になると
いう効果がある。
の処理の終了が完了できるという効果がある。また、正
常終了でない場合でも、優先度に応じて選択的に終了報
告を返すためにファームウェアでの処理が簡潔になると
いう効果がある。
第1図は本発明の一実施例を示すブロック図。
第2図は第1図の処理終了検出部を詳細に示す回路図、
第3図は第1図の終了報告選択部を詳細に示す回路図で
ある。 1〜4・・・CPU (中央処理装置)、1a〜1c・
・・フリ、7″フロツf(FOP) 、 1 d・・・
処理終了検出部。 1e・・・終了報告選択部。 f1軍門罷%S 州釈磨論(第3
図
第3図は第1図の終了報告選択部を詳細に示す回路図で
ある。 1〜4・・・CPU (中央処理装置)、1a〜1c・
・・フリ、7″フロツf(FOP) 、 1 d・・・
処理終了検出部。 1e・・・終了報告選択部。 f1軍門罷%S 州釈磨論(第3
図
Claims (1)
- 1、複数の中央処理装置を備え、各中央処理装置は通信
状態にある他の中央処理装置情報を保持する記憶手段と
、該記憶手段の内容を参照して、他の中央処理装置から
の処理終了報告を監視して、処理要求を送出したすべて
の中央処理装置の処理終了を検出する終了検出手段と、
前記記憶手段の内容を参照して、他の中央処理装置から
の処理終了報告を予め定められた優先順位によって選択
あるいは合成する選択手段とを有しており、処理を依頼
する中央処理装置は、複数の中央処理装置に対して同時
に処理要求を送出し、該処理要求を受けた中央処理装置
から非同期に発生する処理終了報告を前記終了検出手段
と前記選択手段の出力に基づいて終了報告とするように
したことを特徴とする中央処理装置間通信処理方式。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62017391A JPH0738183B2 (ja) | 1987-01-29 | 1987-01-29 | 中央処理装置間通信処理方式 |
US07/150,276 US4961132A (en) | 1987-01-29 | 1988-01-29 | System for processing communications among central processing units |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62017391A JPH0738183B2 (ja) | 1987-01-29 | 1987-01-29 | 中央処理装置間通信処理方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63186361A true JPS63186361A (ja) | 1988-08-01 |
JPH0738183B2 JPH0738183B2 (ja) | 1995-04-26 |
Family
ID=11942697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62017391A Expired - Lifetime JPH0738183B2 (ja) | 1987-01-29 | 1987-01-29 | 中央処理装置間通信処理方式 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4961132A (ja) |
JP (1) | JPH0738183B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0628322A (ja) * | 1992-07-10 | 1994-02-04 | Canon Inc | 情報処理装置 |
GB2291571A (en) * | 1994-07-19 | 1996-01-24 | Ibm | Text to speech system; acoustic processor requests linguistic processor output |
US6108637A (en) | 1996-09-03 | 2000-08-22 | Nielsen Media Research, Inc. | Content display monitor |
US6643696B2 (en) | 1997-03-21 | 2003-11-04 | Owen Davis | Method and apparatus for tracking client interaction with a network resource and creating client profiles and resource database |
US5796952A (en) * | 1997-03-21 | 1998-08-18 | Dot Com Development, Inc. | Method and apparatus for tracking client interaction with a network resource and creating client profiles and resource database |
AUPQ206399A0 (en) | 1999-08-06 | 1999-08-26 | Imr Worldwide Pty Ltd. | Network user measurement system and method |
JP5072160B2 (ja) | 2000-01-12 | 2012-11-14 | ネットレイティングス・インコーポレーティッド | ワールドワイドウェブのディジタルコンテントの普及を見積もるシステム及び方法 |
US8271778B1 (en) | 2002-07-24 | 2012-09-18 | The Nielsen Company (Us), Llc | System and method for monitoring secure data on a network |
US9247273B2 (en) | 2013-06-25 | 2016-01-26 | The Nielsen Company (Us), Llc | Methods and apparatus to characterize households with media meter data |
WO2015123201A1 (en) | 2014-02-11 | 2015-08-20 | The Nielsen Company (Us), Llc | Methods and apparatus to calculate video-on-demand and dynamically inserted advertisement viewing probability |
US10219039B2 (en) | 2015-03-09 | 2019-02-26 | The Nielsen Company (Us), Llc | Methods and apparatus to assign viewers to media meter data |
US9848224B2 (en) | 2015-08-27 | 2017-12-19 | The Nielsen Company(Us), Llc | Methods and apparatus to estimate demographics of a household |
US10791355B2 (en) | 2016-12-20 | 2020-09-29 | The Nielsen Company (Us), Llc | Methods and apparatus to determine probabilistic media viewing metrics |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49109431U (ja) * | 1973-01-12 | 1974-09-19 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3648253A (en) * | 1969-12-10 | 1972-03-07 | Ibm | Program scheduler for processing systems |
FR2500659B1 (fr) * | 1981-02-25 | 1986-02-28 | Philips Ind Commerciale | Dispositif pour l'allocation dynamique des taches d'un ordinateur multiprocesseur |
US4503499A (en) * | 1982-09-14 | 1985-03-05 | Eaton Corporation | Controlled work flow system |
JP2528813B2 (ja) * | 1985-05-10 | 1996-08-28 | 株式会社日立製作所 | 制御装置 |
US4649473A (en) * | 1985-06-17 | 1987-03-10 | International Business Machines Corporation | Flexible data transmission for message based protocols |
US4807118A (en) * | 1987-01-14 | 1989-02-21 | Hewlett-Packard Company | Method for handling slot requests over a network |
-
1987
- 1987-01-29 JP JP62017391A patent/JPH0738183B2/ja not_active Expired - Lifetime
-
1988
- 1988-01-29 US US07/150,276 patent/US4961132A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49109431U (ja) * | 1973-01-12 | 1974-09-19 |
Also Published As
Publication number | Publication date |
---|---|
JPH0738183B2 (ja) | 1995-04-26 |
US4961132A (en) | 1990-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5878235A (en) | Method and system for concurrent computer transaction processing | |
JPS63186361A (ja) | 中央処理装置間通信処理方式 | |
US3710351A (en) | Data transmitting apparatus in information exchange system using common bus | |
JP2706602B2 (ja) | 割込み再試行低減装置 | |
JPH02144649A (ja) | マルチプロセサシステムにおけるダイレクト・メモリ・アクセス制御装置 | |
JPS60138653A (ja) | 階層記憶制御方式 | |
US4187538A (en) | Read request selection system for redundant storage | |
JPH0731666B2 (ja) | プロセッサ間通信方式 | |
JPH03127204A (ja) | プログラマブルコントローラと入出力装置の間の通信方法 | |
JP2943926B2 (ja) | エラー回復制御装置 | |
JPS60100259A (ja) | マルチプロセツサシステムにおけるロツク制御装置 | |
JPS63281542A (ja) | メモリ動作確認方式 | |
JPS63247859A (ja) | 共有メモリ装置 | |
JPH0324601A (ja) | 制御方法 | |
JPH03179534A (ja) | 障害プロセッサ判別方法 | |
JPH0713879A (ja) | バス接続装置 | |
JPS61206065A (ja) | マルチプロセツサシステム | |
KR960035258A (ko) | 병렬처리 컴퓨터 시스템 | |
JPH04127348A (ja) | 共通メモリアクセストレース方式 | |
WO1996033466A1 (en) | Performing input/output operations in a multiprocessor system | |
JPS62293453A (ja) | 多重バス方式デ−タ処理装置 | |
JPH01214945A (ja) | マイクロコンピュータ | |
JPH01265355A (ja) | マルチ・プロセッサ・システム | |
JPH0713914A (ja) | Scsiプロトコル制御装置 | |
JPS59221131A (ja) | デ−タ伝送ステ−シヨン |