JPH0713914A - Ｓｃｓｉプロトコル制御装置 - Google Patents
Ｓｃｓｉプロトコル制御装置Info
- Publication number
- JPH0713914A JPH0713914A JP5173809A JP17380993A JPH0713914A JP H0713914 A JPH0713914 A JP H0713914A JP 5173809 A JP5173809 A JP 5173809A JP 17380993 A JP17380993 A JP 17380993A JP H0713914 A JPH0713914 A JP H0713914A
- Authority
- JP
- Japan
- Prior art keywords
- initiator
- flag
- state
- eca
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】 （修正有）
【目的】ＥＣＡ（Ｅｘｔｅｎｄｅｄ Ｃｏｎｔｉｎｇｅ
ｎｔ Ａｌｌｅｇｉａｎｃｅ）機能を効率よくサポート
する。 【構成】ＳＣＳＩプロトコルのＥＣＡ機能において、エ
ラー発生時のイニシエータ以外のイニシエータに対して
ビジーステータスのレスポンスで応じるＥＣＡ専用回路
１４１を追加し、通信プログラム１９ｄはＥＣＡ機能の
うちエラー発生時のイニシエータに対する処理だけを担
う。
ｎｔ Ａｌｌｅｇｉａｎｃｅ）機能を効率よくサポート
する。 【構成】ＳＣＳＩプロトコルのＥＣＡ機能において、エ
ラー発生時のイニシエータ以外のイニシエータに対して
ビジーステータスのレスポンスで応じるＥＣＡ専用回路
１４１を追加し、通信プログラム１９ｄはＥＣＡ機能の
うちエラー発生時のイニシエータに対する処理だけを担
う。
Description
【０００１】
【産業上の利用分野】この発明は、ＳＣＳＩプロトコル
制御装置に関し、詳しくは、ＥＣＡ（Extended Conting
ent Allegiance）機能をもサポートするＳＣＳＩプロト
コル制御装置の改良に関する。
制御装置に関し、詳しくは、ＥＣＡ（Extended Conting
ent Allegiance）機能をもサポートするＳＣＳＩプロト
コル制御装置の改良に関する。
【０００２】
【従来の技術】ＳＣＳＩプロトコルは、複数の装置をバ
ス結合するためのバス及びこのバスを用いた装置間通信
に関する規約の１つである。図３に、バス（ＳＣＳＩ−
ＢＵＳ）１０を介してコントローラ１，２，ＦＤＤ３，
ＨＤＤ４，ＣＤ−ＲＯＭ５等の装置が結合したシステム
例を示す。これらの装置は、それぞれバス１０側にＳＣ
ＳＩプロトコル制御回路（ＰＣ）１１，１２，１３，１
４，１５等を有し、これらの回路にＳＣＳＩプロトコル
対応の処理を委ねている。この明細書におけるＳＣＳＩ
プロトコル制御装置とは、このようなＳＣＳＩプロトコ
ル制御回路を有してＳＣＳＩプロトコル対応の通信等を
行う装置をいう。
ス結合するためのバス及びこのバスを用いた装置間通信
に関する規約の１つである。図３に、バス（ＳＣＳＩ−
ＢＵＳ）１０を介してコントローラ１，２，ＦＤＤ３，
ＨＤＤ４，ＣＤ−ＲＯＭ５等の装置が結合したシステム
例を示す。これらの装置は、それぞれバス１０側にＳＣ
ＳＩプロトコル制御回路（ＰＣ）１１，１２，１３，１
４，１５等を有し、これらの回路にＳＣＳＩプロトコル
対応の処理を委ねている。この明細書におけるＳＣＳＩ
プロトコル制御装置とは、このようなＳＣＳＩプロトコ
ル制御回路を有してＳＣＳＩプロトコル対応の通信等を
行う装置をいう。
【０００３】このプロトコルの下では、バスラインの使
用権を確保した装置がその権利を放棄するまでの間だけ
イニシエータとなり、このイニシエータによって通信相
手として選択された装置がターゲットとなる。例えば、
あるタイミングでは、コントローラ１がイニシエータと
なりＦＤＤ３がターゲットとなってこれらが交信し、他
のタイミングでは、コントローラ２がイニシエータとな
りＨＤＤ４がターゲットとなってこれらが交信する。つ
まり、時分割によりバス１０を共用する。装置の特性に
も依るが、この例では、コントローラ１，２はイニシエ
ータにもターゲットにもなるのに対し、ＦＤＤ３，ＨＤ
Ｄ４，ＣＤ−ＲＯＭ５はターゲットにだけなる。
用権を確保した装置がその権利を放棄するまでの間だけ
イニシエータとなり、このイニシエータによって通信相
手として選択された装置がターゲットとなる。例えば、
あるタイミングでは、コントローラ１がイニシエータと
なりＦＤＤ３がターゲットとなってこれらが交信し、他
のタイミングでは、コントローラ２がイニシエータとな
りＨＤＤ４がターゲットとなってこれらが交信する。つ
まり、時分割によりバス１０を共用する。装置の特性に
も依るが、この例では、コントローラ１，２はイニシエ
ータにもターゲットにもなるのに対し、ＦＤＤ３，ＨＤ
Ｄ４，ＣＤ−ＲＯＭ５はターゲットにだけなる。
【０００４】図４に、ＳＣＳＩプロトコル制御装置であ
るＨＤＤ４についてＳＣＳＩプロトコル制御回路１４を
中心としたブロック図を示す。イニシエータとなったコ
ントローラ１によってＨＤＤ４がターゲットとして選択
されると、この回路１４では、このことがバスインター
フェイス１０ａを介してセレクション検出回路１６によ
って検出され、セレクション検出信号Ａが出力される。
すると、そのときのコントローラ１のＩＤがイニシエー
タＩＤラッチ１７にラッチされ、セレクション検出信号
Ａがセレクテッドフラグ１８に保持され、これらがマイ
クロコンピュータ１９に入力される。
るＨＤＤ４についてＳＣＳＩプロトコル制御回路１４を
中心としたブロック図を示す。イニシエータとなったコ
ントローラ１によってＨＤＤ４がターゲットとして選択
されると、この回路１４では、このことがバスインター
フェイス１０ａを介してセレクション検出回路１６によ
って検出され、セレクション検出信号Ａが出力される。
すると、そのときのコントローラ１のＩＤがイニシエー
タＩＤラッチ１７にラッチされ、セレクション検出信号
Ａがセレクテッドフラグ１８に保持され、これらがマイ
クロコンピュータ１９に入力される。
【０００５】そして、マイクロコンピュータ１９で、通
信プログラム１９ｃが、コントローラ１からのコマンド
を受け取り、このコマンドの内容に応じた処理を行う。
例えば、通信プログラム１９ｃがコマンドに応じて制御
プログラム１９に指示を与え、制御プログラム１９がＨ
ＤＤ本体４ａを制御してデータのリードライト処理等を
行う。この処理が終了すると、処理結果等のデータを含
む転送データが通信プログラム１９ｃによってバッファ
ー１９ａにセットされ、これがバス１０を介してラッチ
１７の示すイニシエータに送信される。これにより、タ
ーゲットとなったＨＤＤ４は、イニシエータとなったコ
ントローラ１からのコマンドに対し、そのコマンドに応
じた処理を行い、処理結果等を含むレスポンスで応じ
る。
信プログラム１９ｃが、コントローラ１からのコマンド
を受け取り、このコマンドの内容に応じた処理を行う。
例えば、通信プログラム１９ｃがコマンドに応じて制御
プログラム１９に指示を与え、制御プログラム１９がＨ
ＤＤ本体４ａを制御してデータのリードライト処理等を
行う。この処理が終了すると、処理結果等のデータを含
む転送データが通信プログラム１９ｃによってバッファ
ー１９ａにセットされ、これがバス１０を介してラッチ
１７の示すイニシエータに送信される。これにより、タ
ーゲットとなったＨＤＤ４は、イニシエータとなったコ
ントローラ１からのコマンドに対し、そのコマンドに応
じた処理を行い、処理結果等を含むレスポンスで応じ
る。
【０００６】
【発明が解決しようとする課題】このような従来のＳＣ
ＳＩプロトコル制御装置では、イニシエータやターゲッ
トがダイナミックに入れ替わり、１つの装置が時間を変
えて複数の装置からの制御を受けることも多い。例えば
ＨＤＤ４が、コントローラ１から最初のアクセスを受
け、次いでコントローラ２から２番目のアクセスを受
け、さらにコントローラ１から３番目のアクセスを受け
るという具合である。このような場合に、最初のアクセ
スの結果を同一コントローラの３番目のアクセスまで保
存して置きたいことがある。具体的には、最初のアクセ
スでエラーが発生したときには、回復処理等のために３
番目のアクセスでエラー情報をリターンする必要があ
る。
ＳＩプロトコル制御装置では、イニシエータやターゲッ
トがダイナミックに入れ替わり、１つの装置が時間を変
えて複数の装置からの制御を受けることも多い。例えば
ＨＤＤ４が、コントローラ１から最初のアクセスを受
け、次いでコントローラ２から２番目のアクセスを受
け、さらにコントローラ１から３番目のアクセスを受け
るという具合である。このような場合に、最初のアクセ
スの結果を同一コントローラの３番目のアクセスまで保
存して置きたいことがある。具体的には、最初のアクセ
スでエラーが発生したときには、回復処理等のために３
番目のアクセスでエラー情報をリターンする必要があ
る。
【０００７】この場合の通信ダイヤグラムと通信プログ
ラム１９ｃの処理とを図５に示す。ＨＤＤ４のＳＣＳＩ
プロトコル制御回路１４は、エラーが発生すると、その
ときのイニシエータであるコントローラ１に対し、チェ
ックコンディションとイニシエイトリカバーのレスポン
スで応じる。そして、エラー発生時のコントローラ１と
異なるコントローラ２からの２番目のアクセスに対して
は、実処理を行うとエラーからの回復処理が不能となる
ので、ビジーステータスのレスポンスで応じ実処理は行
わない。一方、エラー発生時のコントローラ１からの３
番目のアクセスに対しては、そのコマンドに応じてエラ
ーのセンスデータを含むレスポンス等で応じ実処理を行
う。この機能が、ＳＣＳＩプロトコルにおけるＥＣＡ機
能である。
ラム１９ｃの処理とを図５に示す。ＨＤＤ４のＳＣＳＩ
プロトコル制御回路１４は、エラーが発生すると、その
ときのイニシエータであるコントローラ１に対し、チェ
ックコンディションとイニシエイトリカバーのレスポン
スで応じる。そして、エラー発生時のコントローラ１と
異なるコントローラ２からの２番目のアクセスに対して
は、実処理を行うとエラーからの回復処理が不能となる
ので、ビジーステータスのレスポンスで応じ実処理は行
わない。一方、エラー発生時のコントローラ１からの３
番目のアクセスに対しては、そのコマンドに応じてエラ
ーのセンスデータを含むレスポンス等で応じ実処理を行
う。この機能が、ＳＣＳＩプロトコルにおけるＥＣＡ機
能である。
【０００８】ところで、イニシエータがバスの使用権を
確保してコマンドとレスポンスとの応酬の後に使用権を
放棄するまでは、そのイニシエータによってバスが占有
される。この間、その他の装置はバスを使用する処理を
行うことができない。しかし、ＳＣＳＩプロトコル制御
装置がＥＣＡ機能をサポートするためには、エラー発生
時のイニシエータにエラーステータスのレスポンスで応
じるばかりでなく、それ以外のイニシエータに対しても
ビジーステータスのレスポンスで応じる必要がある。
確保してコマンドとレスポンスとの応酬の後に使用権を
放棄するまでは、そのイニシエータによってバスが占有
される。この間、その他の装置はバスを使用する処理を
行うことができない。しかし、ＳＣＳＩプロトコル制御
装置がＥＣＡ機能をサポートするためには、エラー発生
時のイニシエータにエラーステータスのレスポンスで応
じるばかりでなく、それ以外のイニシエータに対しても
ビジーステータスのレスポンスで応じる必要がある。
【０００９】このため、かかるレスポンスを発する処理
に長い時間がかかると、実効の薄い又は何等実処理を伴
わない交信のために長時間にわたってバスが占有される
こととなる（図５における二重破線部分１０ａ，１０
ｂ，１０ｃ参照）。これでは、見掛けの使用効率の割に
は、実処理の効率が良くないので不都合である。この発
明の目的は、このような従来技術の問題点を解決するも
のであって、ＳＣＳＩプロトコルにおけるＥＣＡ機能を
効率よくサポートするＳＣＳＩプロトコル制御装置を実
現することにある。
に長い時間がかかると、実効の薄い又は何等実処理を伴
わない交信のために長時間にわたってバスが占有される
こととなる（図５における二重破線部分１０ａ，１０
ｂ，１０ｃ参照）。これでは、見掛けの使用効率の割に
は、実処理の効率が良くないので不都合である。この発
明の目的は、このような従来技術の問題点を解決するも
のであって、ＳＣＳＩプロトコルにおけるＥＣＡ機能を
効率よくサポートするＳＣＳＩプロトコル制御装置を実
現することにある。
【００１０】
【課題を解決するための手段】この目的を達成するため
のこの発明のＳＣＳＩプロトコル制御装置の構成は、Ｓ
ＣＳＩ（Small Computer System Interface ）プロトコ
ルに従ってバス制御を行うＳＣＳＩプロトコル制御装置
において、ＲＡＭ領域の送信バッファーと前記ＳＣＳＩ
プロトコル対応の通信プログラムとを有するマイクロコ
ンピュータと、ターゲットとして選択されたことを検出
してセレクション検出信号を発生するセレクション検出
回路と、前記通信プログラムの制御によってＥＣＡ状態
（第１の状態）と非ＥＣＡ状態（第２の状態）の何れか
１つの状態にセットされるフリップフロップ等のフラグ
と、前記通信プログラムによって制御されそのときのイ
ニシエータである第１のイニシエータのＩＤ（Identifi
cation）を保持するラッチと、起動信号を受けるとＳＣ
ＳＩプロトコルに従う固定形式のビジーステータスのレ
スポンスを発するビジーステータスリターン回路と、前
記第１のイニシエータと異なる第２のイニシエータから
アクセスされると不一致信号を発生する不一致検出回路
と、前記セレクション検出信号と前記不一致信号と前記
フラグの状態値とを受け前記フラグが非ＥＣＡ状態（第
２の状態）のときには前記不一致信号の有無に拘らず前
記セレクション検出信号を前記マイクロコンピュータに
送出し前記フラグがＥＣＡ状態（第１の状態）のときに
前記不一致信号を受けると前記セレクション検出信号の
前記マイクロコンピュータへの送出を抑制し且つ前記起
動信号を発して前記ビジーステータスリターン回路を起
動し前記フラグがＥＣＡ状態（第１の状態）であって前
記不一致信号が発生していないときには前記セレクショ
ン検出信号を前記マイクロコンピュータに送出する論理
回路と、を備え、前記通信プログラムが、第３のイニシ
エータからの第１のコマンドに応じた処理中にエラーが
発生すると前記第１のコマンドに対しチェックコンディ
ションとイニシエイトリカバーのレスポンスで応じ前記
エラーのセンスデータを含んだ転送データを前記送信バ
ッファーにセットし前記フラグをＥＣＡ状態（第１の状
態）にし前記ラッチを制御して前記第３のイニシエータ
を前記第１のイニシエータとしてそのＩＤを前記ラッチ
にラッチさせ、前記第３のイニシエータからリクエスト
センスの第２のコマンドを受けると前記送信バッファー
の前記転送データに基づき前記エラーのセンスデータを
含むレスポンスで応じ、前記第３のイニシエータからリ
リーズリカバリの第３のコマンドを受けると前記フラグ
を非ＥＣＡ状態（第２の状態）にするものである。
のこの発明のＳＣＳＩプロトコル制御装置の構成は、Ｓ
ＣＳＩ（Small Computer System Interface ）プロトコ
ルに従ってバス制御を行うＳＣＳＩプロトコル制御装置
において、ＲＡＭ領域の送信バッファーと前記ＳＣＳＩ
プロトコル対応の通信プログラムとを有するマイクロコ
ンピュータと、ターゲットとして選択されたことを検出
してセレクション検出信号を発生するセレクション検出
回路と、前記通信プログラムの制御によってＥＣＡ状態
（第１の状態）と非ＥＣＡ状態（第２の状態）の何れか
１つの状態にセットされるフリップフロップ等のフラグ
と、前記通信プログラムによって制御されそのときのイ
ニシエータである第１のイニシエータのＩＤ（Identifi
cation）を保持するラッチと、起動信号を受けるとＳＣ
ＳＩプロトコルに従う固定形式のビジーステータスのレ
スポンスを発するビジーステータスリターン回路と、前
記第１のイニシエータと異なる第２のイニシエータから
アクセスされると不一致信号を発生する不一致検出回路
と、前記セレクション検出信号と前記不一致信号と前記
フラグの状態値とを受け前記フラグが非ＥＣＡ状態（第
２の状態）のときには前記不一致信号の有無に拘らず前
記セレクション検出信号を前記マイクロコンピュータに
送出し前記フラグがＥＣＡ状態（第１の状態）のときに
前記不一致信号を受けると前記セレクション検出信号の
前記マイクロコンピュータへの送出を抑制し且つ前記起
動信号を発して前記ビジーステータスリターン回路を起
動し前記フラグがＥＣＡ状態（第１の状態）であって前
記不一致信号が発生していないときには前記セレクショ
ン検出信号を前記マイクロコンピュータに送出する論理
回路と、を備え、前記通信プログラムが、第３のイニシ
エータからの第１のコマンドに応じた処理中にエラーが
発生すると前記第１のコマンドに対しチェックコンディ
ションとイニシエイトリカバーのレスポンスで応じ前記
エラーのセンスデータを含んだ転送データを前記送信バ
ッファーにセットし前記フラグをＥＣＡ状態（第１の状
態）にし前記ラッチを制御して前記第３のイニシエータ
を前記第１のイニシエータとしてそのＩＤを前記ラッチ
にラッチさせ、前記第３のイニシエータからリクエスト
センスの第２のコマンドを受けると前記送信バッファー
の前記転送データに基づき前記エラーのセンスデータを
含むレスポンスで応じ、前記第３のイニシエータからリ
リーズリカバリの第３のコマンドを受けると前記フラグ
を非ＥＣＡ状態（第２の状態）にするものである。
【００１１】
【作用】このような構成のこの発明のＳＣＳＩプロトコ
ル制御装置にあっては、ＥＣＡ機能のうちエラー発生時
のイニシエータ以外のイニシエータに対する処理は、起
動信号を受けたビジーステータスリターン回路によって
行われ、処理速度の遅い通信プログラムの介在を要しな
い。そこで、ビジーステータスのレスポンスで応じるこ
の処理は、直ちに短時間のうちに終えることができる。
また、ＥＣＡ機能のうちエラー発生時のイニシエータに
対する処理は通信プログラムの介在を要するが、通信プ
ログラムはその特定のイニシエータに対してだけ応じれ
ば良い。
ル制御装置にあっては、ＥＣＡ機能のうちエラー発生時
のイニシエータ以外のイニシエータに対する処理は、起
動信号を受けたビジーステータスリターン回路によって
行われ、処理速度の遅い通信プログラムの介在を要しな
い。そこで、ビジーステータスのレスポンスで応じるこ
の処理は、直ちに短時間のうちに終えることができる。
また、ＥＣＡ機能のうちエラー発生時のイニシエータに
対する処理は通信プログラムの介在を要するが、通信プ
ログラムはその特定のイニシエータに対してだけ応じれ
ば良い。
【００１２】この場合、送信バッファーが他の交信に用
いられることがないので、送信バッファーに転送データ
をセットするという時間の掛かる準備作業を予め済ませ
ておくことができる。これにより、エラー発生時のイニ
シエータにエラーステータスのレスポンスで応じる処理
も、直ちに短時間のうちに終えることができる。したが
って、実効の薄い又は何等実処理を伴わない交信のため
にバスが占有される時間が短くて済み、ＳＣＳＩプロト
コルにおけるＥＣＡ機能が効率よくサポートされる。
いられることがないので、送信バッファーに転送データ
をセットするという時間の掛かる準備作業を予め済ませ
ておくことができる。これにより、エラー発生時のイニ
シエータにエラーステータスのレスポンスで応じる処理
も、直ちに短時間のうちに終えることができる。したが
って、実効の薄い又は何等実処理を伴わない交信のため
にバスが占有される時間が短くて済み、ＳＣＳＩプロト
コルにおけるＥＣＡ機能が効率よくサポートされる。
【００１３】
【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１に、ＳＣＳＩプロトコル制
御装置としてのＨＤＤ４について、ＳＣＳＩプロトコル
制御回路１４０を中心としたブロック図を示す。従来例
におけるＳＣＳＩプロトコル制御回路１４との相違点
は、ＥＣＡ専用回路１４１が追加されたことと、通信プ
ログラム１９ｄが一部改造されていることである。そこ
で、従来と同様の構成部分には従来例と同一の符号を付
し、従来との相違点を中心に説明する。
照して詳細に説明する。図１に、ＳＣＳＩプロトコル制
御装置としてのＨＤＤ４について、ＳＣＳＩプロトコル
制御回路１４０を中心としたブロック図を示す。従来例
におけるＳＣＳＩプロトコル制御回路１４との相違点
は、ＥＣＡ専用回路１４１が追加されたことと、通信プ
ログラム１９ｄが一部改造されていることである。そこ
で、従来と同様の構成部分には従来例と同一の符号を付
し、従来との相違点を中心に説明する。
【００１４】ＥＣＡ専用回路１４１は、ラッチとしての
ＥＣＡ−ＩＤラッチ１４２と、フラグとしてのＥＣＡフ
ラグ１４３と、不一致検出回路１４４と、ビジーステー
タスリターン回路１４６と、ゲート１４５とゲート１４
７とを有する論理回路とからなる。フラグ１４３は、Ｒ
Ｓフリップフロップ等からなり、マイクロコンピュータ
１９の通信プログラム１９ｄの制御に応じてセット又は
リセットされる。これにより、ＥＣＡ状態（第１の状
態）と非ＥＣＡ状態（第２の状態）の何れか１つの状態
にセットされる
ＥＣＡ−ＩＤラッチ１４２と、フラグとしてのＥＣＡフ
ラグ１４３と、不一致検出回路１４４と、ビジーステー
タスリターン回路１４６と、ゲート１４５とゲート１４
７とを有する論理回路とからなる。フラグ１４３は、Ｒ
Ｓフリップフロップ等からなり、マイクロコンピュータ
１９の通信プログラム１９ｄの制御に応じてセット又は
リセットされる。これにより、ＥＣＡ状態（第１の状
態）と非ＥＣＡ状態（第２の状態）の何れか１つの状態
にセットされる
【００１５】ＥＣＡ−ＩＤラッチ１４２は、イニシエー
タＩＤラッチ１７の保持するイニシエータのＩＤをデー
タ入力として受け、マイクロコンピュータ１９から制御
信号を受けるラッチである。そして、通信プログラム１
９ｄの制御によって制御されて、そのときのイニシエー
タのＩＤを保持する。なお、通信プログラム１９ｄのこ
の制御はエラー発生時になされるので、このＩＤのイニ
シエータすなわち第１のイニシエータは、エラー発生時
のイニシエータである。
タＩＤラッチ１７の保持するイニシエータのＩＤをデー
タ入力として受け、マイクロコンピュータ１９から制御
信号を受けるラッチである。そして、通信プログラム１
９ｄの制御によって制御されて、そのときのイニシエー
タのＩＤを保持する。なお、通信プログラム１９ｄのこ
の制御はエラー発生時になされるので、このＩＤのイニ
シエータすなわち第１のイニシエータは、エラー発生時
のイニシエータである。
【００１６】ビジーステータスリターン回路１４６は、
ＲＯＭと読出し回路等を主体として構成される。このＲ
ＯＭは、ＳＣＳＩプロトコルに従う固定形式のビジース
テータスの転送データを記憶したものであり、読出し回
路は、ＲＯＭからこの転送データを順に読出してバスイ
ンターフェイス１０ａを介してバス１０側へ送出するも
のである。これは、起動信号Ｂを受けるとその処理を行
う。これにより、通信プログラム１９ｄの介在なしで、
ビジーステータスのレスポンスを発する。つまり、ＥＣ
Ａ機能のうちエラー発生時のイニシエータ以外のイニシ
エータに対する処理がなされる。
ＲＯＭと読出し回路等を主体として構成される。このＲ
ＯＭは、ＳＣＳＩプロトコルに従う固定形式のビジース
テータスの転送データを記憶したものであり、読出し回
路は、ＲＯＭからこの転送データを順に読出してバスイ
ンターフェイス１０ａを介してバス１０側へ送出するも
のである。これは、起動信号Ｂを受けるとその処理を行
う。これにより、通信プログラム１９ｄの介在なしで、
ビジーステータスのレスポンスを発する。つまり、ＥＣ
Ａ機能のうちエラー発生時のイニシエータ以外のイニシ
エータに対する処理がなされる。
【００１７】不一致検出回路１４４は、ＥＯＲゲート等
を主体として構成され、イニシエータＩＤラッチ１７
と、ＥＣＡ−ＩＤラッチ１４２との出力をデータ入力と
して受ける。そして、これらからのイニシエータのＩＤ
を比較し、これらのＩＤが不一致であるか否かを検出し
て、不一致であれば不一致信号を発生する。すなわち、
イニシエータＩＤラッチ１７が保持する現在のイニシエ
ータを第２のイニシエータとして、エラー発生時の第１
のイニシエータと異なる第２のイニシエータからアクセ
スされると不一致信号を発生する。
を主体として構成され、イニシエータＩＤラッチ１７
と、ＥＣＡ−ＩＤラッチ１４２との出力をデータ入力と
して受ける。そして、これらからのイニシエータのＩＤ
を比較し、これらのＩＤが不一致であるか否かを検出し
て、不一致であれば不一致信号を発生する。すなわち、
イニシエータＩＤラッチ１７が保持する現在のイニシエ
ータを第２のイニシエータとして、エラー発生時の第１
のイニシエータと異なる第２のイニシエータからアクセ
スされると不一致信号を発生する。
【００１８】ゲート１４５は、この例の論理ではＡＮＤ
ゲートでよく、フラグ１４３の値と不一致検出回路１４
４からの不一致信号とを受け、これらの論理積を採って
起動信号Ｂを発生する。この起動信号Ｂが上述のビジー
ステータスリターン回路１４６に送出される。これによ
り、フラグ１４３がＥＣＡ状態のときに不一致信号を受
けると、起動信号Ｂを発してビジーステータスリターン
回路１４６を起動する。
ゲートでよく、フラグ１４３の値と不一致検出回路１４
４からの不一致信号とを受け、これらの論理積を採って
起動信号Ｂを発生する。この起動信号Ｂが上述のビジー
ステータスリターン回路１４６に送出される。これによ
り、フラグ１４３がＥＣＡ状態のときに不一致信号を受
けると、起動信号Ｂを発してビジーステータスリターン
回路１４６を起動する。
【００１９】ゲート１４７は、セレクション検出回路１
６からのセレクション検出信号Ａを正転入力に受け起動
信号Ｂを反転入力に受ける変形のＡＮＤゲートである。
なお、これは、ＡＮＤゲートとＮＯＴゲートの組み合わ
せで構成してもよい。このゲート１４７の出力が従来の
セレクション検出信号Ａに代わってセレクテッドフラグ
１８に送出される。これにより、フラグ１４３が非ＥＣ
Ａ状態のときには不一致信号Ｂの有無に拘らずに、さら
にフラグ１４３がＥＣＡ状態であっても不一致信号が発
生していないときには、セレクション検出信号Ａがマイ
クロコンピュータ１９に送出される。また、フラグ１４
３がＥＣＡ状態のときに不一致信号が発生していると、
セレクション検出信号Ａがマイクロコンピュータ１９に
送出されない。
６からのセレクション検出信号Ａを正転入力に受け起動
信号Ｂを反転入力に受ける変形のＡＮＤゲートである。
なお、これは、ＡＮＤゲートとＮＯＴゲートの組み合わ
せで構成してもよい。このゲート１４７の出力が従来の
セレクション検出信号Ａに代わってセレクテッドフラグ
１８に送出される。これにより、フラグ１４３が非ＥＣ
Ａ状態のときには不一致信号Ｂの有無に拘らずに、さら
にフラグ１４３がＥＣＡ状態であっても不一致信号が発
生していないときには、セレクション検出信号Ａがマイ
クロコンピュータ１９に送出される。また、フラグ１４
３がＥＣＡ状態のときに不一致信号が発生していると、
セレクション検出信号Ａがマイクロコンピュータ１９に
送出されない。
【００２０】通信プログラム１９ｄは、何等かの処理を
行うためにＨＤＤ４をターゲットとして選択した装置す
なわち第３のイニシエータから第１のコマンドを受ける
と、この第１のコマンドに応じた処理を制御プログラム
１９ｂ等に行わせる。そして、この処理中にエラーが発
生すると、ＥＣＡ機能のうちエラー発生時のイニシエー
タに対する処理を担う。ただし、他のイニシエータに対
してはＥＣＡ専用回路１４１が対応してくれるので、エ
ラー発生時のイニシエータに対する処理だけを効率よく
行うように改良されている。
行うためにＨＤＤ４をターゲットとして選択した装置す
なわち第３のイニシエータから第１のコマンドを受ける
と、この第１のコマンドに応じた処理を制御プログラム
１９ｂ等に行わせる。そして、この処理中にエラーが発
生すると、ＥＣＡ機能のうちエラー発生時のイニシエー
タに対する処理を担う。ただし、他のイニシエータに対
してはＥＣＡ専用回路１４１が対応してくれるので、エ
ラー発生時のイニシエータに対する処理だけを効率よく
行うように改良されている。
【００２１】具体的には、第１のコマンドに対しては、
チェックコンディションとイニシエイトリカバーのレス
ポンスで応じる。これに加えて、エラーのセンスデータ
を含んだ転送データを送信バッファー１９ａにセット
し、フラグ１４３をＥＣＡ状態にセットする。さらに、
ラッチ１４２を制御してそのときのイニシエータのＩＤ
をラッチさせる。すなわち、第３のイニシエータを第１
のイニシエータとしてそのＩＤをラッチ１４２にラッチ
させる。これにより、他のイニシエータである第２のイ
ニシエータに対してはＥＣＡ専用回路１４１が対応して
くれる。
チェックコンディションとイニシエイトリカバーのレス
ポンスで応じる。これに加えて、エラーのセンスデータ
を含んだ転送データを送信バッファー１９ａにセット
し、フラグ１４３をＥＣＡ状態にセットする。さらに、
ラッチ１４２を制御してそのときのイニシエータのＩＤ
をラッチさせる。すなわち、第３のイニシエータを第１
のイニシエータとしてそのＩＤをラッチ１４２にラッチ
させる。これにより、他のイニシエータである第２のイ
ニシエータに対してはＥＣＡ専用回路１４１が対応して
くれる。
【００２２】また、第３のイニシエータからリクエスト
センスの第２のコマンドを受けると、送信バッファー１
９ａの転送データに基づき、エラーのセンスデータを含
むレスポンスで応じる。第１のイニシエータとされた第
３のイニシエータからのアクセスについては、ＥＣＡ専
用回路１４１の論理回路の働きによってセレクション検
出信号Ａがマイクロコンピュータ１９に伝えられるの
で、かかる処理が可能である。第３のイニシエータから
リリーズリカバリの第３のコマンドを受けると、フラグ
１４３をＥＣＡ状態から非ＥＣＡ状態にリセットする。
これにより、通常の処理状態に戻る。
センスの第２のコマンドを受けると、送信バッファー１
９ａの転送データに基づき、エラーのセンスデータを含
むレスポンスで応じる。第１のイニシエータとされた第
３のイニシエータからのアクセスについては、ＥＣＡ専
用回路１４１の論理回路の働きによってセレクション検
出信号Ａがマイクロコンピュータ１９に伝えられるの
で、かかる処理が可能である。第３のイニシエータから
リリーズリカバリの第３のコマンドを受けると、フラグ
１４３をＥＣＡ状態から非ＥＣＡ状態にリセットする。
これにより、通常の処理状態に戻る。
【００２３】このような構成のＨＤＤ４すなわちＳＣＳ
Ｉプロトコル制御装置の動作を説明する。図２に、通信
ダイヤグラムと通信プログラム１９ｄの処理との対応図
を示す。通常の状態で、コントローラ１がイニシエータ
となってＨＤＤ４がターゲットとされる場合を想定す
る。ＨＤＤ４の通信プログラム１９は、コントローラ１
からのコマンドを受けて、イニシエータ判定をし、制御
プログラム１９ｂにＨＤＤ制御を行わせる。このときに
エラーが発生すると、そのときのイニシエータであるコ
ントローラ１に対し、チェックコンディションとイニシ
エイトリカバーのレスポンスで応じる。さらに、エラー
情報を予めバッファー１９ａに準備しておく。
Ｉプロトコル制御装置の動作を説明する。図２に、通信
ダイヤグラムと通信プログラム１９ｄの処理との対応図
を示す。通常の状態で、コントローラ１がイニシエータ
となってＨＤＤ４がターゲットとされる場合を想定す
る。ＨＤＤ４の通信プログラム１９は、コントローラ１
からのコマンドを受けて、イニシエータ判定をし、制御
プログラム１９ｂにＨＤＤ制御を行わせる。このときに
エラーが発生すると、そのときのイニシエータであるコ
ントローラ１に対し、チェックコンディションとイニシ
エイトリカバーのレスポンスで応じる。さらに、エラー
情報を予めバッファー１９ａに準備しておく。
【００２４】その後は、エラー発生時のコントローラ１
と異なるコントローラ２からの２番目のアクセスがある
と、これに対しては、通信プログラム１９ｄに代わって
ビジーステータスリターン回路１４１が直ちにビジース
テータスのレスポンスで応じる。これにより、従来通信
プログラムによって行われていたイニシエータ判定や転
送データのセット等の処理が不要となり、この間のバス
占有時間が短くて済む（二重破線１０ｂ’参照）。ま
た、送信バッファー１９ａのデータが壊されることがな
い。
と異なるコントローラ２からの２番目のアクセスがある
と、これに対しては、通信プログラム１９ｄに代わって
ビジーステータスリターン回路１４１が直ちにビジース
テータスのレスポンスで応じる。これにより、従来通信
プログラムによって行われていたイニシエータ判定や転
送データのセット等の処理が不要となり、この間のバス
占有時間が短くて済む（二重破線１０ｂ’参照）。ま
た、送信バッファー１９ａのデータが壊されることがな
い。
【００２５】そして、エラー発生時のコントローラ１か
らの３番目のアクセスがあると、通常これはリクエスト
センスのコマンドであるので、送信バッファー１９ａに
準備されている転送データに基づいて直ちに、エラーの
センスデータを含むレスポンスで応じることができる
（二重破線１０ｃ’参照）。このように、このＨＤＤ４
は、ＳＣＳＩプロトコルにおけるＥＣＡ機能を効率よく
サポートすることができる。
らの３番目のアクセスがあると、通常これはリクエスト
センスのコマンドであるので、送信バッファー１９ａに
準備されている転送データに基づいて直ちに、エラーの
センスデータを含むレスポンスで応じることができる
（二重破線１０ｃ’参照）。このように、このＨＤＤ４
は、ＳＣＳＩプロトコルにおけるＥＣＡ機能を効率よく
サポートすることができる。
【００２６】以上、ターゲットにだけなる装置を例に説
明してきたが、この発明は、イニシエータとターゲット
の双方になり得る装置に対しても有効である。その場合
は、そのターゲットとしての機能を担う回路とプログラ
ムに対し、同様の改良を施せばよい。これにより、ター
ゲットとして選択されたときに、同様の作用効果を発揮
することができる。
明してきたが、この発明は、イニシエータとターゲット
の双方になり得る装置に対しても有効である。その場合
は、そのターゲットとしての機能を担う回路とプログラ
ムに対し、同様の改良を施せばよい。これにより、ター
ゲットとして選択されたときに、同様の作用効果を発揮
することができる。
【００２７】
【発明の効果】以上の説明から理解できるように、この
発明のＳＣＳＩプロトコル制御装置にあっては、ＳＣＳ
ＩプロトコルのＥＣＡ機能に関しては、ＥＣＡ機能のう
ちエラー発生時のイニシエータ以外のイニシエータに対
してビジーステータスのレスポンスで応じるＥＣＡ専用
回路を追加し、通信プログラムはＥＣＡ機能のうちエラ
ー発生時のイニシエータに対する処理だけを担う。これ
により、ＥＣＡ機能を効率よくサポートするＳＣＳＩプ
ロトコル制御装置を実現することができるという効果が
ある。
発明のＳＣＳＩプロトコル制御装置にあっては、ＳＣＳ
ＩプロトコルのＥＣＡ機能に関しては、ＥＣＡ機能のう
ちエラー発生時のイニシエータ以外のイニシエータに対
してビジーステータスのレスポンスで応じるＥＣＡ専用
回路を追加し、通信プログラムはＥＣＡ機能のうちエラ
ー発生時のイニシエータに対する処理だけを担う。これ
により、ＥＣＡ機能を効率よくサポートするＳＣＳＩプ
ロトコル制御装置を実現することができるという効果が
ある。
【図１】図１は、この発明の構成のＳＣＳＩプロトコル
制御装置の一実施例について、そのプロトコル制御回路
を中心とするブロック図である。
制御装置の一実施例について、そのプロトコル制御回路
を中心とするブロック図である。
【図２】図２は、その動作を説明するための通信ダイヤ
グラムである。
グラムである。
【図３】図３は、ＳＣＳＩバスを介して複数の装置が結
合したシステムの例である。
合したシステムの例である。
【図４】図４は、従来のＳＣＳＩプロトコル制御装置に
ついて、そのプロトコル制御回路を中心とするブロック
図である。
ついて、そのプロトコル制御回路を中心とするブロック
図である。
【図５】図５は、その動作を説明するための通信ダイヤ
グラムである。
グラムである。
１，２ コントローラ ３ ＦＤＤ ４ ＨＤＤ ４ａ ＨＤＤ本体 ５ ＣＤ−ＲＯＭ １０ バス（ＳＣＳＩ−ＢＵＳ） １１，１２，１３，１４，１５ ＳＣＳＩプロトコル制
御回路（ＰＣ） １０ａ バスインターフェイス １６ セレクション検出回路 １７ イニシエータＩＤラッチ１７ １８ セレクテッドフラグ１８ １９ マイクロコンピュータ １９ａ 送信バッファー １９ｂ 制御プログラム １９ｃ 通信プログラム １９ｄ 通信プログラム １４１ ＥＣＡ専用回路 １４２ ＥＣＡ−ＩＤラッチ １４３ ＥＣＡフラグ １４４ 不一致検出回路 １４５ ＡＮＤゲート １４６ ビジーステータスリターン回路 １４７ ＡＮＤゲート
御回路（ＰＣ） １０ａ バスインターフェイス １６ セレクション検出回路 １７ イニシエータＩＤラッチ１７ １８ セレクテッドフラグ１８ １９ マイクロコンピュータ １９ａ 送信バッファー １９ｂ 制御プログラム １９ｃ 通信プログラム １９ｄ 通信プログラム １４１ ＥＣＡ専用回路 １４２ ＥＣＡ−ＩＤラッチ １４３ ＥＣＡフラグ １４４ 不一致検出回路 １４５ ＡＮＤゲート １４６ ビジーステータスリターン回路 １４７ ＡＮＤゲート
Claims (1)
- 【請求項１】ＳＣＳＩ（Small Computer System Interf
ace ）プロトコルに従ってバス制御を行うＳＣＳＩプロ
トコル制御装置において、 ＲＡＭ領域の送信バッファーと前記ＳＣＳＩプロトコル
対応の通信プログラムとを有するマイクロコンピュータ
と、ターゲットとして選択されたことを検出してセレク
ション検出信号を発生するセレクション検出回路と、前
記通信プログラムの制御によって第１の状態と第２の状
態の何れか１つの状態にセットされるフリップフロップ
等のフラグと、前記通信プログラムによって制御されそ
のときのイニシエータである第１のイニシエータのＩＤ
（Identification）を保持するラッチと、起動信号を受
けるとＳＣＳＩプロトコルに従う固定形式のビジーステ
ータスのレスポンスを発するビジーステータスリターン
回路と、前記第１のイニシエータと異なる第２のイニシ
エータからアクセスされると不一致信号を発生する不一
致検出回路と、前記セレクション検出信号と前記不一致
信号と前記フラグの状態値とを受け前記フラグが第２の
状態のときには前記不一致信号の有無に拘らず前記セレ
クション検出信号を前記マイクロコンピュータに送出し
前記フラグが第１の状態のときに前記不一致信号を受け
ると前記セレクション検出信号の前記マイクロコンピュ
ータへの送出を抑制し且つ前記起動信号を発して前記ビ
ジーステータスリターン回路を起動し前記フラグが第１
の状態であって前記不一致信号が発生していないときに
は前記セレクション検出信号を前記マイクロコンピュー
タに送出する論理回路と、を備え、前記通信プログラム
が、第３のイニシエータからの第１のコマンドに応じた
処理中にエラーが発生すると前記第１のコマンドに対し
チェックコンディションとイニシエイトリカバーのレス
ポンスで応じ前記エラーのセンスデータを含んだ転送デ
ータを前記送信バッファーにセットし前記フラグを第１
の状態にし前記ラッチを制御して前記第３のイニシエー
タを前記第１のイニシエータとしてそのＩＤを前記ラッ
チにラッチさせ、前記第３のイニシエータからリクエス
トセンスの第２のコマンドを受けると前記送信バッファ
ーの前記転送データに基づき前記エラーのセンスデータ
を含むレスポンスで応じ、前記第３のイニシエータから
リリーズリカバリの第３のコマンドを受けると前記フラ
グを第２の状態にすることを特徴とするＳＣＳＩプロト
コル制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5173809A JP2824890B2 (ja) | 1993-06-21 | 1993-06-21 | Ｓｃｓｉプロトコル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5173809A JP2824890B2 (ja) | 1993-06-21 | 1993-06-21 | Ｓｃｓｉプロトコル制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0713914A true JPH0713914A (ja) | 1995-01-17 |
| JP2824890B2 JP2824890B2 (ja) | 1998-11-18 |
Family
ID=15967564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5173809A Expired - Fee Related JP2824890B2 (ja) | 1993-06-21 | 1993-06-21 | Ｓｃｓｉプロトコル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2824890B2 (ja) |
-
1993
- 1993-06-21 JP JP5173809A patent/JP2824890B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2824890B2 (ja) | 1998-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02500309A (ja) | 保留バスに割り込み要求を送る割り込み要求発生ノード | |
| US6145044A (en) | PCI bus bridge with transaction forwarding controller for avoiding data transfer errors | |
| EP0929847B1 (en) | Universal operator station module for a distributed process control system | |
| JPS63175962A (ja) | 直接メモリアクセス制御装置とマルチマイクロコンピュータシステム内におけるデータ転送方法 | |
| JP2824890B2 (ja) | Ｓｃｓｉプロトコル制御装置 | |
| US20020178316A1 (en) | System and method for defining private functions of a multi-function peripheral device | |
| JP2002032326A (ja) | 拡張スロットホットプラグ制御装置 | |
| JPS593775B2 (ja) | バス要求処理装置 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JP3261665B2 (ja) | データ転送方法及びデータ処理システム | |
| JPS62135038A (ja) | スレ−ブプロセツサのデ−タ通信方式 | |
| JPS638500B2 (ja) | ||
| JPH07234850A (ja) | マルチプロセッサの装置と方法 | |
| JPS6061859A (ja) | マイクロコンピュ−タのデ−タ通信方式 | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JPH06224975A (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
| JPH10289120A (ja) | 情報処理装置 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH10320352A (ja) | バスマスタ転送システム | |
| JPS58169614A (ja) | バス制御方式 | |
| JPH1145209A (ja) | プログラム転送システム | |
| JPH06266651A (ja) | Ｄｍａ制御回路 | |
| JPS63158650A (ja) | 情報処理装置 | |
| JPH08320842A (ja) | データ転送制御システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |