KR960035258A - 병렬처리 컴퓨터 시스템 - Google Patents
병렬처리 컴퓨터 시스템 Download PDFInfo
- Publication number
- KR960035258A KR960035258A KR1019950006002A KR19950006002A KR960035258A KR 960035258 A KR960035258 A KR 960035258A KR 1019950006002 A KR1019950006002 A KR 1019950006002A KR 19950006002 A KR19950006002 A KR 19950006002A KR 960035258 A KR960035258 A KR 960035258A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- node
- processing
- predetermined number
- group
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Abstract
본 발명은 컴퓨터 시스템의 데이타 병렬처리를 위한 시스템 구성방식에 관한 것으로 특히, 소정갯수의 입출력버스로 구성되는 소정 갯수의 버스군과, 상기 버스군을 구성하는 입출력버스에 대하여 각각 일대일로 연결되어 임의의 버스군을 통하여 데이타의 저장 및 억세스가 가능한 소정갯수의 데이타 저장수단과, 상기 버스군에 대하여 각각 일대일로 연결되어 상기 버스군을 구성하는 입출력버스를 통하여 각각 상기 데이타 저장수단들과의 데이타 송수신을 제어하는 소정갯수의 데이타 입출력 제어수단과, 상태 진단을 위한 정보의 교환을 위하여 별도의 직렬 통신회선으로 연결되어지며 동일 기능을 수행하는 제1, 제2프로세싱 노드로 구성되는 소정갯수의 프로세싱 노드군 및 상기 프로세싱 노드군들과 데이타 입출력 제어수단간의 데이타 연결을 위한 소정갯수의 노드 상호연결망을 포함하는 것을 특징으로 하는 병렬처리 컴퓨터 시스템 및 상기 시스템에서 운용되는 에러 검출방법을 제공하여 구성 비용을 절감할 수 있도록 시스템의 구성을 간소화하면서도 시스템을 구성하는 자원 중 임의의 자원에 결함 발생시 시스템이 정지하지 않고 데이타의 손실이 발생되지 않는 범위내에서 결함의 탐지 및 복구작업을 수행할 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 병렬처리 컴퓨터 시스템의 부분 간략 블럭 구성도.
Claims (4)
- 다수개의 프로세서 노드를 구비하고 있는 병렬처리 컴퓨터 시스템에 있어서, 소정갯수의 입출력버스로 구성되는 소정 갯수의 버스군과; 상기 버스군을 구성하는 입출력버스에 대하여 각각 일대일로 연결되어 임의의 버스군을 통하여 데이타의 저장 및 억세스가 가능한 소정갯수의 데이타 저장수단과; 상기 버스군에 대하여 각각 일대일로 연결되어 상기 버스군을 구성하는 입출력버스를 통하여 각각 상기 데이타 저장수단들과의 데이타 송수신을 제어하는 소정갯수의 데이타 입출력 제어수단과; 상태 진단을 위한 정보의 교환을 위하여 별도의 직렬 통신회선으로 연결되어지며 동일 기능을 수행하는 제1, 제2프로세싱 노드로 구성되는 소정갯수의 프로세싱 노드군; 및 상기 프로세싱 노드군들과 데이타 입출력 제어수단간의 데이타 연결을 위한 소정갯수의 노드 상호연결망을 포함하는 것을 특징으로 하는 병렬처리 컴퓨터 시스템.
- 제1항에 있어서, 상기 프로세싱 노드군을 구성하는 프로세싱 노드는 각각 개별적인 기능을 수행하는 소정 갯수의 프로세서들과; 상기 프로세서들을 연결하고 있는 시스템버스에 연결되어 운영 및 상태진단 프로그램과 상기 프로세서들에서 발생되는 데이타를 저장하는 공유메모리와; 소정갯수의 채널을 구비하고 각 채널당 하나씩의 노드 상호 연결망과 연결되어 상기 시스템버스를 통한 데이타 접속기능을 수행하는 인터페이싱 회로와; 상기 직렬 통신회선을 통한 데이타의 송수신을 위한 직렬통신 접속회로; 및 상기 직렬통신 접속회로를 통하여 송수신되는 정보의 저장을 위한 버퍼메모리로 구성되는 것을 특징으로 하는 병렬처리 컴퓨터 시스템.
- 두개의 프로세싱 노드로 이루어지는 하나의 프로세싱 노드군을 다수개 구비하고 있는 병렬처리 컴퓨터 시스템에서 프로세서 노드의 에러 검출방법에 있어서, 특정한 사건이 발생하거나 임의의 소정시점에 노드군을 형성하고 있는 각 프로세싱 노드에서 현재동일하게 수행하고 있는 동작에 의하여 발생되어진 데이타를 해당 노드군의 상대 프로세싱 노드에 각각 전송하는 제1과정과; 상대 프로세싱 노드에서 발생되어진 데이타를 수신하여 자체에서 발생시켜 상기 제1과정을 통하여 전송시킨 자신의 데이타와 비교하는 제2과정과; 상기 제2과정에서 데이타 비교시 상이한 경우 자신의 노드군에 에러가 발생된 것으로 판단하고 해당 노드군내의 각 프로세싱 노드는 자신의 동작을 정지시키는 제3과정과; 다른 프로세싱 노드군에서 상기 제1과정에서 수행되어진 동작을 재수행하도록 한 후 수행결과를 상기 제3과정에서 정지된 노드군내의 각 프로세싱 노드에 입력하는 제4과정과; 상기 제3과정에서 정지된 노드군내의 각 프로세싱 노드는 상기 제4과정을 통하여 데이타를 입력받아 각각 자신이 발생시킨 데이타와 비교하는 제5과정; 및 상기 제5과정을 통하여 상이한 결과를 발생시킨 노드는 고장인 것으로 간주되어 사용자에게 에러발생 현황을 경고하는 제6과정을 포함하는 것을 특징으로 하는 병렬처리 컴퓨터 시스템에서 프로세서 노드의 에러 검출방법.
- 두개의 프로세싱 노드로 이루어지는 프로세싱 노드군을 다수개 구비하고 각각의 프로세서 노드군을 연결하고 있는 연결망을 이중으로 구성하고 있는 병렬처리 컴퓨터 시스템에서 프로세서 노드 연결망의 에러 검출방법에 있어서, 이중으로 구성되는 노드 연결망중 사용되고 있는 연결망에서 데이타 전송시 지속적으로 에러가 발생하는 경우 해당 연결망이 고장이라 판단하고 다른 연결망을 사용하여 데이타 전송 기능을 수행하며 사용자에게 해당 연결망의 에러발생 현황을 경고하는 제1과정과; 상기 제1과정을 통하여 구비되어 있는 노드 상호연결망 중 어느 것이 에러상태인가를 판단하기 어려운 경우 임의의 노드군을 선정하는 제2과정과; 상기 과정에서 선정된 노드군을 구성하는 두개의 프로세싱 노드가 동일한 데이타를 각각 다른 연결망에 전송시키는 제3과정과; 상기 두개의 프로세싱 노드 각각은 자신이 상기 제3과정을 통하여 데이타를 전송시킨 연결망 이외의 연결망을 통하여 수신되어진 데이타를 자신이 발생시킨 데이타와 비교하는 제4과정; 및 상기 제4과정을 통하여 비교되는 데이타가 서로 상이한 경우 상이한 데이타가 수신되어진 연결망을 고장이라고 판단하고 사용자에게 에러발생 현황을 경고하는 제5과정을 포함하는 것을 특징으로 하는 병렬처리 컴퓨터 시스템에서 프로세서 노드 연결망의 에러 검출방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950006002A KR0176085B1 (ko) | 1995-03-21 | 1995-03-21 | 병렬처리 컴퓨터 시스템에서의 프로세서 노드 및 노드연결망의 에러 검출방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950006002A KR0176085B1 (ko) | 1995-03-21 | 1995-03-21 | 병렬처리 컴퓨터 시스템에서의 프로세서 노드 및 노드연결망의 에러 검출방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960035258A true KR960035258A (ko) | 1996-10-24 |
| KR0176085B1 KR0176085B1 (ko) | 1999-05-15 |
Family
ID=19410294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950006002A KR0176085B1 (ko) | 1995-03-21 | 1995-03-21 | 병렬처리 컴퓨터 시스템에서의 프로세서 노드 및 노드연결망의 에러 검출방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0176085B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040051042A (ko) * | 2002-12-11 | 2004-06-18 | 엘지엔시스(주) | 고가용성 시스템의 장애 처리방법 |
-
1995
- 1995-03-21 KR KR1019950006002A patent/KR0176085B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0176085B1 (ko) | 1999-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04242463A (ja) | 状態変化通知装置及び方法 | |
| CN105183575A (zh) | 处理器故障的诊断方法、装置及系统 | |
| JPH0529171B2 (ko) | ||
| US4561088A (en) | Communication system bypass architecture | |
| KR100293950B1 (ko) | 주변소자 내부연결 버스 모니터를 이용한 장애 감지 장치 및 방법 | |
| KR960035258A (ko) | 병렬처리 컴퓨터 시스템 | |
| KR960014980B1 (ko) | 랜(lan) 감시장치 및 통신절차 감시방법 | |
| JPS6161140B2 (ko) | ||
| US7483427B2 (en) | Data driven type information processing apparatus and method of increasing transfer speed of data packet | |
| KR20000040686A (ko) | Lan 선로의 이중화 시스템 | |
| US5742413A (en) | Circuit of duplexing supervisory control modules for use in a data transmission system | |
| JP2518517B2 (ja) | 通信バス監視装置 | |
| KR100191678B1 (ko) | 통신망 이중화를 위한 통신망 검사방법 | |
| KR970004892B1 (ko) | 통신 버스를 이중화하는 장치 | |
| JP3317678B2 (ja) | データの伝送および経路選択を制御する方法 | |
| KR100617685B1 (ko) | 프로세서간 통신네트웍에서 이중화버스의 폴트검출회로 | |
| JPS6327741B2 (ko) | ||
| JP3505540B2 (ja) | データ転送装置 | |
| KR100305870B1 (ko) | 공통버스 구조에서의 버스 감시기 | |
| KR950016088A (ko) | 프로세서간 단위 통신망간의 상호 연결장치 및 그 운용방법 | |
| JPH0435251A (ja) | リングネットワークの障害監視方式 | |
| KR0161163B1 (ko) | 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조 | |
| SU928335A1 (ru) | Устройство дл отключени внешних устройств от линий св зи,соедин ющих внешние устройства с ЦВМ | |
| KR940023092A (ko) | 이중화된 멀티프로세서 시스팀에서의 프로세서간 통신 방법 | |
| JPH11184827A (ja) | マスタスレーブ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071024 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |