JPS63181695A - 交流電動機可変速用インバ−タ装置 - Google Patents
交流電動機可変速用インバ−タ装置Info
- Publication number
- JPS63181695A JPS63181695A JP62012859A JP1285987A JPS63181695A JP S63181695 A JPS63181695 A JP S63181695A JP 62012859 A JP62012859 A JP 62012859A JP 1285987 A JP1285987 A JP 1285987A JP S63181695 A JPS63181695 A JP S63181695A
- Authority
- JP
- Japan
- Prior art keywords
- data
- time
- output
- control data
- fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 abstract description 8
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 230000006698 induction Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Control Of Ac Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はエアコン、冷蔵庫、洗濯機等に用いられる交流
電動機の速度を可変制御するインバータ装置に関するも
のである。
電動機の速度を可変制御するインバータ装置に関するも
のである。
［従来の技術］
従来、この種インバータ装置は第４図に示すように構成
されていた。この図において、（１）は、ＣＰＵ（中央
処理装置）（２）および制御データメモリ（３）を主体
としてなる制御データ生成部である。
されていた。この図において、（１）は、ＣＰＵ（中央
処理装置）（２）および制御データメモリ（３）を主体
としてなる制御データ生成部である。
この制御データ生成部（１）から出力する第３図に示す
ようなタイムデータとスイッチデータとからなる制御デ
ータ■、＠、■、・・・に基づき、ベース駆動回路また
はゲート回路などからなる制御データ出力部（４）を−
１Ｎシてスイッチング部（５）を制御し、三相誘導電動
機（０の速度を可変制御するように構成されていた。（
７）はＡＣ電源、（８）はＡＣ／ＤＣコンバータ、 （
９） （１０） （１１）は直流平滑用コンデンサであ
る。
ようなタイムデータとスイッチデータとからなる制御デ
ータ■、＠、■、・・・に基づき、ベース駆動回路また
はゲート回路などからなる制御データ出力部（４）を−
１Ｎシてスイッチング部（５）を制御し、三相誘導電動
機（０の速度を可変制御するように構成されていた。（
７）はＡＣ電源、（８）はＡＣ／ＤＣコンバータ、 （
９） （１０） （１１）は直流平滑用コンデンサであ
る。
［発明が解決しようとする問題点］
しかしながら、第４図に示すような従来例では、制御デ
ータ生成部（１）からのタイムデータとスイッチデータ
とに基づく制御データ出力部（４）の出力でスイッチン
グ部（５）を制御していたので、タイムデータが第３図
に示す■（８０μ５ｅｃ）、０（１０μ５ｅｃ）、■（
６０μ５ｅＣ）、■（６０μ５ｅｃ）、■（１０μ５ｅ
ｃ）、■（８０ｐ ５ｅｅ）のようにＣＰ Ｕ （２）
や制御データメモリ（３）の処理速度（周波数分解能に
対応）（例えば１つのデータ処理に要する処理時間が１
００μ５ｅｃ）以下になると、制御が不能になるので、
■、■、■、■、■、■のタイムデータおよび対応する
スイッチデータを零とした近似的制御しかできなかった
。
ータ生成部（１）からのタイムデータとスイッチデータ
とに基づく制御データ出力部（４）の出力でスイッチン
グ部（５）を制御していたので、タイムデータが第３図
に示す■（８０μ５ｅｃ）、０（１０μ５ｅｃ）、■（
６０μ５ｅＣ）、■（６０μ５ｅｃ）、■（１０μ５ｅ
ｃ）、■（８０ｐ ５ｅｅ）のようにＣＰ Ｕ （２）
や制御データメモリ（３）の処理速度（周波数分解能に
対応）（例えば１つのデータ処理に要する処理時間が１
００μ５ｅｃ）以下になると、制御が不能になるので、
■、■、■、■、■、■のタイムデータおよび対応する
スイッチデータを零とした近似的制御しかできなかった
。
このため、三相誘導電動機（６）を流れる電流の高調波
成分が多くなり、三相誘導電動機（６）のエネルギー変
換効率が悪くなるとともに振動や騒音が大きくなるとい
う問題点があった。
成分が多くなり、三相誘導電動機（６）のエネルギー変
換効率が悪くなるとともに振動や騒音が大きくなるとい
う問題点があった。
本発明は上述の問題点に鑑みなされたもので、交流電動
機のエネルギー変換効率が良く、しかも、振動や騒音の
小さい交流電動機可変速用インバータ装置を得ることを
目的とするものである。
機のエネルギー変換効率が良く、しかも、振動や騒音の
小さい交流電動機可変速用インバータ装置を得ることを
目的とするものである。
［問題点を解決するための手段］
本発明は、制御データ生成部からのタイムデータとスイ
ッチデータとに基づいてスイッチング部を制御し、交流
電動機の速度を可変制御するようにしたインバータ装置
において、前記制御データ生成部からのタイムデータと
スイッチデータのそれぞれを順次記憶する複数の記憶領
域を有する第１、第２ＦＩＦＯ型記憶部と、クロック信
号を出力するクロック発生部と、前記第１． Ｆ Ｉ
Ｆｏ型記憶部からの出力でリセットされ前記クロック発
生部のクロック信号の計数を開始し、この計数値が前記
第１ＦＩＦＯ型記憶部からの出力データと一致したとき
にタイムアツプ信号を出力するタイマーカウンタと、前
記第２ＦＩＦｏ型記憶部からの出力データを置数する出
力データ・レジスタと、前記タイマーカウンタのリセッ
ト時からタイムアツプ信号出力時までの間、前記出力デ
ータ・レジ＝３＝ スタの置数データに基づいて前記スイッチング部を制御
する制御データ出力部とを具備してなることを特徴とす
るものである。
ッチデータとに基づいてスイッチング部を制御し、交流
電動機の速度を可変制御するようにしたインバータ装置
において、前記制御データ生成部からのタイムデータと
スイッチデータのそれぞれを順次記憶する複数の記憶領
域を有する第１、第２ＦＩＦＯ型記憶部と、クロック信
号を出力するクロック発生部と、前記第１． Ｆ Ｉ
Ｆｏ型記憶部からの出力でリセットされ前記クロック発
生部のクロック信号の計数を開始し、この計数値が前記
第１ＦＩＦＯ型記憶部からの出力データと一致したとき
にタイムアツプ信号を出力するタイマーカウンタと、前
記第２ＦＩＦｏ型記憶部からの出力データを置数する出
力データ・レジスタと、前記タイマーカウンタのリセッ
ト時からタイムアツプ信号出力時までの間、前記出力デ
ータ・レジ＝３＝ スタの置数データに基づいて前記スイッチング部を制御
する制御データ出力部とを具備してなることを特徴とす
るものである。
［作用］
制御データ生成部から出力するタイムデータとスイッチ
データのそれぞれは、第１、第２ＦＩＦＯ型記憶部の複
数の記憶領域に順次記憶される。
データのそれぞれは、第１、第２ＦＩＦＯ型記憶部の複
数の記憶領域に順次記憶される。
第１、第２ＦＩＦＯ型記憶部の複数の記憶領域に所定量
のデータが記憶されると（例えば領域が「満杯」になる
と）、第１、第２ＦＩＦＯ型記憶部に最初に記憶された
タイムデータとスイッチデータがそれぞれタイマーカウ
ンタと出力データ・レジスタとに転送されるとともに、
第１、第２ＦＩＦＯ型記憶部の空となった記憶領域に、
制御データ生成部からの新たなタイムデータとスイッチ
データとがそれぞれ転送記憶される。タイマーカウンタ
は、タイムデータの入力でリセットされ、クロック信号
の計数を開始し、その計数値がタイムデータと一致する
とタイムアツプ信号を出力する。制御データ出力部は、
タイマーカウンタのリセッ１〜４一 時からタイムアツプ信号出力時までの間、すなわちタイ
ムデータの表わす時間だけ、このタイムデータに対応す
るスイッチデータをスイッチング部に出力する。
のデータが記憶されると（例えば領域が「満杯」になる
と）、第１、第２ＦＩＦＯ型記憶部に最初に記憶された
タイムデータとスイッチデータがそれぞれタイマーカウ
ンタと出力データ・レジスタとに転送されるとともに、
第１、第２ＦＩＦＯ型記憶部の空となった記憶領域に、
制御データ生成部からの新たなタイムデータとスイッチ
データとがそれぞれ転送記憶される。タイマーカウンタ
は、タイムデータの入力でリセットされ、クロック信号
の計数を開始し、その計数値がタイムデータと一致する
とタイムアツプ信号を出力する。制御データ出力部は、
タイマーカウンタのリセッ１〜４一 時からタイムアツプ信号出力時までの間、すなわちタイ
ムデータの表わす時間だけ、このタイムデータに対応す
るスイッチデータをスイッチング部に出力する。
タイマーカウンタからのタイムアツプ信号に基づいて第
１、第２ＦＩＦＯ型記憶部に２番目に記憶されたタイム
データとスイッチデータがそれぞれタイマーカウンタと
出力データ・レジスタに転送される。同時に第１、第２
ＦＩＦＯ型記憶部の空となった記憶領域に、制御データ
生成部からのタイムデータとスイッチデータとがそれぞ
れ転送記憶される。
１、第２ＦＩＦＯ型記憶部に２番目に記憶されたタイム
データとスイッチデータがそれぞれタイマーカウンタと
出力データ・レジスタに転送される。同時に第１、第２
ＦＩＦＯ型記憶部の空となった記憶領域に、制御データ
生成部からのタイムデータとスイッチデータとがそれぞ
れ転送記憶される。
以下、同様に動作し、制御データ生成部から出力するタ
イムデータとスイッチデータとは、それぞれ一旦第１、
第２ＦＩＦＯ型記憶部に記憶され、所定時間経過後、記
憶順に順次出力し、タイムデータの表わす時間だけ対応
するスイッチデータを出力データ・レジスタおよび制御
データ出力部を介してスイッチング部に出力する。この
ため、交流電動機は、近似的制御でなく、タイムデータ
とスイッチデータに基づく速度制御がなされる。
イムデータとスイッチデータとは、それぞれ一旦第１、
第２ＦＩＦＯ型記憶部に記憶され、所定時間経過後、記
憶順に順次出力し、タイムデータの表わす時間だけ対応
するスイッチデータを出力データ・レジスタおよび制御
データ出力部を介してスイッチング部に出力する。この
ため、交流電動機は、近似的制御でなく、タイムデータ
とスイッチデータに基づく速度制御がなされる。
［実施例］
第１図は本発明の一実施例を示すもので、第４図と同一
部分は同一符号とする。第１図において、（７）はＡＣ
電源で、このＡＣ電源（７）は、Ａ Ｃ／ＤＣコンバー
タ（８）で直流電源に変換され、ついで、平滑用コンデ
ンサ（９） （１０） （１，１）で平滑化された後、
スイッチング用のトランジスタ（１２） （１３）、（
１４） （１５）、（１６） （１７）からなるスイッ
チング部（５）を介して交流電動機としての三相誘導電
動機（６）に接続されている。
部分は同一符号とする。第１図において、（７）はＡＣ
電源で、このＡＣ電源（７）は、Ａ Ｃ／ＤＣコンバー
タ（８）で直流電源に変換され、ついで、平滑用コンデ
ンサ（９） （１０） （１，１）で平滑化された後、
スイッチング用のトランジスタ（１２） （１３）、（
１４） （１５）、（１６） （１７）からなるスイッ
チング部（５）を介して交流電動機としての三相誘導電
動機（６）に接続されている。
（１）はＣＰ Ｕ （２）と制御データメモリ（３）と
からなる制御データ生成部である。前記制御データメモ
リ（３）には三相の各相についてのタイムデータ（例え
ば１６ビツトのデータ）とスイッチデータ（例えば６ビ
ツトのデータ）とからなる制御データが予め記憶（格納
）されている。なお、前記制御データ生成部（１）は、
マイコン等により内部演算をして求めた制御データを出
力するものであってもより１゜ 前記ｃ ｐ ｕ （２）の出力側には、タイムデータを
順次記憶する複数（例えば７個）の記憶領域からなる第
１ＦＩＦＯ型（先入れ先出し型）記憶部（２１）と、ス
イッチデータを順次記憶する複数（例えば７個）の記憶
領域からなる第２ＦＩＦＯ型記憶部（２２）とが結合さ
れている。（２３）はクロック信号（繰返し周期１μ５
ｅｃ）を出力するクロック発生部である。
からなる制御データ生成部である。前記制御データメモ
リ（３）には三相の各相についてのタイムデータ（例え
ば１６ビツトのデータ）とスイッチデータ（例えば６ビ
ツトのデータ）とからなる制御データが予め記憶（格納
）されている。なお、前記制御データ生成部（１）は、
マイコン等により内部演算をして求めた制御データを出
力するものであってもより１゜ 前記ｃ ｐ ｕ （２）の出力側には、タイムデータを
順次記憶する複数（例えば７個）の記憶領域からなる第
１ＦＩＦＯ型（先入れ先出し型）記憶部（２１）と、ス
イッチデータを順次記憶する複数（例えば７個）の記憶
領域からなる第２ＦＩＦＯ型記憶部（２２）とが結合さ
れている。（２３）はクロック信号（繰返し周期１μ５
ｅｃ）を出力するクロック発生部である。
（２４）は、前記第１ＦＩＦＯ型記憶部（２１）からの
出力でリセットされ、前記クロック発生部（２３）のク
ロック信号の計数を開始し、この計数値が前記第１ＦＩ
ＦＯ型記憶部（２１）からの出力データ（タイムデータ
）と一致したときに前記第１、第２ＦＩＦｏ型記憶部（
２１）（２２）にタイムアツプ信号を出力するタイマー
カウンタである。（２５）は前記第２ＦＩＦＯ型記憶部
（２２）からの出力データ（スイッチデータ）を置数す
る出力データ・レジスタである。
出力でリセットされ、前記クロック発生部（２３）のク
ロック信号の計数を開始し、この計数値が前記第１ＦＩ
ＦＯ型記憶部（２１）からの出力データ（タイムデータ
）と一致したときに前記第１、第２ＦＩＦｏ型記憶部（
２１）（２２）にタイムアツプ信号を出力するタイマー
カウンタである。（２５）は前記第２ＦＩＦＯ型記憶部
（２２）からの出力データ（スイッチデータ）を置数す
る出力データ・レジスタである。
前記第］、第２ＦＩＦＯ型記憶部（２１）（２２）は、
タイムアツプ信号が入力すると、タイムデータとスイッ
チデータとをそれぞれ前記タイマーカウンタ（２４）と
出力データ・レジスタ（２５）とに出力するように構成
されている。
タイムアツプ信号が入力すると、タイムデータとスイッ
チデータとをそれぞれ前記タイマーカウンタ（２４）と
出力データ・レジスタ（２５）とに出力するように構成
されている。
（４）はゲート回路やベース駆動回路で形成された制御
データ出力部で、この制御データ出力部（４）は、前記
タイマーカウンタ（２４）のリセット時からタイムアツ
プ信号出力時までの間、前記出力データ・レジスタ（２
５）の置数データを前記スイッチング部（５）に出力す
るように構成されている。
データ出力部で、この制御データ出力部（４）は、前記
タイマーカウンタ（２４）のリセット時からタイムアツ
プ信号出力時までの間、前記出力データ・レジスタ（２
５）の置数データを前記スイッチング部（５）に出力す
るように構成されている。
（２６）は前記第２ＦＩＦＯ型記憶部（２２）の複数の
記憶領域の「空」状態データを置数する「空」状態レジ
スタで、この「空」状態レジスタ（２６）は前記ＣＰＵ
（２）に「空」状態データを出力するように構成されて
いる。
記憶領域の「空」状態データを置数する「空」状態レジ
スタで、この「空」状態レジスタ（２６）は前記ＣＰＵ
（２）に「空」状態データを出力するように構成されて
いる。
つぎに、前記実施例の作用を第２図および第３図を併用
して説明する。
して説明する。
（イ）装置が始動すると、制御データ生成部（１）から
は、その処理速度（例えば１データ処理に要する処理時
間が１００μ５ｅｃ）で順次制御データが出力する。こ
の順次出力する１組の制御データは、スイッチング部（
５）の６つのトランジスタ（１２） （１３）、（１４
） （１５）、（１６） （１７）の全てに共通するタ
イムデー＝８− タと、個別に対応する６つのスイッチデータ（このうち
３つのデータは反転データ）とからなっている。すなわ
ち、トランジスタ（１２）と（１３）、（１４）と（１
５）、（１６）と（１７）がともに同時にオンして電源
短絡が生じないようになっている。
は、その処理速度（例えば１データ処理に要する処理時
間が１００μ５ｅｃ）で順次制御データが出力する。こ
の順次出力する１組の制御データは、スイッチング部（
５）の６つのトランジスタ（１２） （１３）、（１４
） （１５）、（１６） （１７）の全てに共通するタ
イムデー＝８− タと、個別に対応する６つのスイッチデータ（このうち
３つのデータは反転データ）とからなっている。すなわ
ち、トランジスタ（１２）と（１３）、（１４）と（１
５）、（１６）と（１７）がともに同時にオンして電源
短絡が生じないようになっている。
以下、説明の便宜上、スイッチング部（５）の６つのト
ランジスタ（１２）（１３）、（１４）（１，５）、（
１６） （１７）のうちの１つ（例えば（１２））を制
御する制御データが第３図に示すようなの、■・・・で
あるものとし、この制御データ■、■・・・についての
動作を説明する。
ランジスタ（１２）（１３）、（１４）（１，５）、（
１６） （１７）のうちの１つ（例えば（１２））を制
御する制御データが第３図に示すようなの、■・・・で
あるものとし、この制御データ■、■・・・についての
動作を説明する。
（ロ）制御データ生成部（１）から制御データ■、■、
・・・が順次出力し、この制御データ■、＠、・・・の
うち、タイムデータｒｌｏＯＪｒ８０Ｊ、・・・が第１
Ｆ Ｉ ＦＯ型記憶部（２１）に、スイッチデータ「
オン」、「オフ」、・・・が第２ＦＩＦＯ型記憶部（２
２）に処理速度（１データ当りの処理時間１００μ５ｅ
ｃ）のタイミングで順次記憶される。
・・・が順次出力し、この制御データ■、＠、・・・の
うち、タイムデータｒｌｏＯＪｒ８０Ｊ、・・・が第１
Ｆ Ｉ ＦＯ型記憶部（２１）に、スイッチデータ「
オン」、「オフ」、・・・が第２ＦＩＦＯ型記憶部（２
２）に処理速度（１データ当りの処理時間１００μ５ｅ
ｃ）のタイミングで順次記憶される。
（ハ）第１、第２ＦＩＦＯ型記憶部（２１） （２２）
の記憶領域のそれぞれに、制御データ■〜Ｃ肋タイムデ
ータｒｌｏｏ」〜「１０」とスイッチデータ「オン」〜
「オン」とがそれぞれ順次転送記憶され、第１図および
第２図に示すようにｔ１時に７つの記憶領域の全てが「
満杯」になったとすると、第１、第２ＦＩＦＯ型記憶部
（２１） （２２）に最初に記憶された制御データ■の
タイムデータｒｌｏＯＪとスイッチデータ「オン」とが
、それぞれタイマーカウンタ（２４）と出力データ・レ
ジスタ（２５）とに転送される。このとき、スイッチデ
ータ「オン」は出力データ・レジスタ（２５）の６つの
領域（トランジスタ（１２） （１３）、（１４）（１
５）、（１６）（１７）のそれぞれに対応）のうちの１
つに置数される。このため、タイマーカウンタ（２４）
はリセットされ、第２図（ｂ）に示すように、クロック
信号の計数を開始する。同時に、制御データ出力部（４
）は出力データ・レジスタ（２５）の置数データ「オン
」に基づいて、スイッチング部（５）のトランジスタ（
］２）をオンする。一方、制御データの転送によって、
第１、第２ＦＩＦＯ型記憶部（２１） （２２）の７つ
の記憶領域の１つが第２図（ｅ）のように空領域となる
ので、「空」状態レジスタ（２６）に空領域データ「１
」が置数されるとともに、同図（ｄ）に示すように、制
御データ生成部（１）から第１、第２ＦＩＦＯ型記憶部
（２１） （２２）へ新たな制御データ■の転送が始ま
る。
の記憶領域のそれぞれに、制御データ■〜Ｃ肋タイムデ
ータｒｌｏｏ」〜「１０」とスイッチデータ「オン」〜
「オン」とがそれぞれ順次転送記憶され、第１図および
第２図に示すようにｔ１時に７つの記憶領域の全てが「
満杯」になったとすると、第１、第２ＦＩＦＯ型記憶部
（２１） （２２）に最初に記憶された制御データ■の
タイムデータｒｌｏＯＪとスイッチデータ「オン」とが
、それぞれタイマーカウンタ（２４）と出力データ・レ
ジスタ（２５）とに転送される。このとき、スイッチデ
ータ「オン」は出力データ・レジスタ（２５）の６つの
領域（トランジスタ（１２） （１３）、（１４）（１
５）、（１６）（１７）のそれぞれに対応）のうちの１
つに置数される。このため、タイマーカウンタ（２４）
はリセットされ、第２図（ｂ）に示すように、クロック
信号の計数を開始する。同時に、制御データ出力部（４
）は出力データ・レジスタ（２５）の置数データ「オン
」に基づいて、スイッチング部（５）のトランジスタ（
］２）をオンする。一方、制御データの転送によって、
第１、第２ＦＩＦＯ型記憶部（２１） （２２）の７つ
の記憶領域の１つが第２図（ｅ）のように空領域となる
ので、「空」状態レジスタ（２６）に空領域データ「１
」が置数されるとともに、同図（ｄ）に示すように、制
御データ生成部（１）から第１、第２ＦＩＦＯ型記憶部
（２１） （２２）へ新たな制御データ■の転送が始ま
る。
（ニ） １＋時から１００μｓｅｃ経過したｔ２時に至
ると、タイマーカウンタ（２４）の計数値がタイムデー
タ「１００」と一致するので、第２図（ｃ）に示すよう
に、タイムアツプ信号が出力する。このため、第２図（
ａ）に示すように、第１ＦＩＦＯ型記憶部（２１）から
タイマーカウンタ（２４）へ＠のタイムデータ「８ｏ」
が出力して同図（ｂ）のように計数を開始し、同時に第
２ＦＩＦＯ型記憶部（２２）からの出力データ・レジス
タ（２５）へ＠の゛スイッチデータ「オフ」が出力し、
制御データ出力部（４）によってスイッチング部（５）
の１〜ランジスタ（１２）をオフする。
ると、タイマーカウンタ（２４）の計数値がタイムデー
タ「１００」と一致するので、第２図（ｃ）に示すよう
に、タイムアツプ信号が出力する。このため、第２図（
ａ）に示すように、第１ＦＩＦＯ型記憶部（２１）から
タイマーカウンタ（２４）へ＠のタイムデータ「８ｏ」
が出力して同図（ｂ）のように計数を開始し、同時に第
２ＦＩＦＯ型記憶部（２２）からの出力データ・レジス
タ（２５）へ＠の゛スイッチデータ「オフ」が出力し、
制御データ出力部（４）によってスイッチング部（５）
の１〜ランジスタ（１２）をオフする。
一方、ｔ１時から１００μＳｅｃ経過したｔ２時には、
第２図（ｄ）に示すように、制御データ生成部（１）か
ら第１、第２ＦＩＦＯ型記憶部（２１） （２２）への
制御データ■の転送記憶が完了している。このため、「
空」状態レジスタ（２６）の置数データは「１」であり
、＝１１− 第２図（ｅ）の如く第１、第２ＦＩＦＯ型記憶部（２１
）（２２）の空領域数も「１」である。したがって、ｔ
２時に制御データ生成部（１）から第１、第２ＦＩＦＯ
型記憶部（２１） （２２）へ制御データ■の転送が開
始する。
第２図（ｄ）に示すように、制御データ生成部（１）か
ら第１、第２ＦＩＦＯ型記憶部（２１） （２２）への
制御データ■の転送記憶が完了している。このため、「
空」状態レジスタ（２６）の置数データは「１」であり
、＝１１− 第２図（ｅ）の如く第１、第２ＦＩＦＯ型記憶部（２１
）（２２）の空領域数も「１」である。したがって、ｔ
２時に制御データ生成部（１）から第１、第２ＦＩＦＯ
型記憶部（２１） （２２）へ制御データ■の転送が開
始する。
（ホ） ｔｚ時から８０μｓｅｃ経過したｔ３時に至る
と、タイマーカウンタ（２４）の計数値が＠のタイムデ
ータ「８０」と一致するので、タイムアツプ信号が出力
する。このため、前記（ニ）と同様にして第１ＦＩＦｏ
型記憶部（２１）からタイマーカウンタ（２４）へ＠の
タイムデータ「１０」が出力して新たに計数が開始し、
同時に第２ＦＩＦＯ型記憶部（２２）から出力データ・
レジスタ（２５）へののスイッチデータ「オン」が出力
し、スイッチング部（５）のトランジスタ（１２）をオ
ンする。
と、タイマーカウンタ（２４）の計数値が＠のタイムデ
ータ「８０」と一致するので、タイムアツプ信号が出力
する。このため、前記（ニ）と同様にして第１ＦＩＦｏ
型記憶部（２１）からタイマーカウンタ（２４）へ＠の
タイムデータ「１０」が出力して新たに計数が開始し、
同時に第２ＦＩＦＯ型記憶部（２２）から出力データ・
レジスタ（２５）へののスイッチデータ「オン」が出力
し、スイッチング部（５）のトランジスタ（１２）をオ
ンする。
一方、ｔ２時から１００μｓｅｃ経過していないｔ３時
においては、制御データ生成部（１）から第１、第２Ｆ
ＩＦＯ型記憶部（２１） （２２）への制御データ■の
転送記憶が完了していないので 「空」状態レジスタ（
２６）の置数データは「２」とｔ・す、第１、第２ＦＩ
ＦＯ型記憶部（２１）（２２）の空領域数は第２図（ｅ
）のように「２」となる。
においては、制御データ生成部（１）から第１、第２Ｆ
ＩＦＯ型記憶部（２１） （２２）への制御データ■の
転送記憶が完了していないので 「空」状態レジスタ（
２６）の置数データは「２」とｔ・す、第１、第２ＦＩ
ＦＯ型記憶部（２１）（２２）の空領域数は第２図（ｅ
）のように「２」となる。
（へ） ｔ３時から１０μｓｅｃ経過したｔ４時に至る
と、タイマーカウンタ（２４）の計数値がののタイムデ
ータ「１０」と一致するので、タイムアツプ信号が出力
する。このため、前記（ホ）と同様にしてタイマーカウ
ンタ（２４）へ＠のタイムデータ「６０」が入力し新た
な計数を開始し、同時に＠のスイッチデータ「オフ」に
基づいてスイッチング部（５）の１〜ランジスタ（１２
）がオフする。
と、タイマーカウンタ（２４）の計数値がののタイムデ
ータ「１０」と一致するので、タイムアツプ信号が出力
する。このため、前記（ホ）と同様にしてタイマーカウ
ンタ（２４）へ＠のタイムデータ「６０」が入力し新た
な計数を開始し、同時に＠のスイッチデータ「オフ」に
基づいてスイッチング部（５）の１〜ランジスタ（１２
）がオフする。
一方、ｔ２時から処理時間１００μｓｅｃ経過していな
いｔ４時においては、制御データ■の転送が完了してい
ないので、「空」状態レジスタ（２６）の置数データハ
「３」トナリ、第１、第２ＦＩＦＯ型記憶部（２１）（
２２）の空領域数は「３」となる。
いｔ４時においては、制御データ■の転送が完了してい
ないので、「空」状態レジスタ（２６）の置数データハ
「３」トナリ、第１、第２ＦＩＦＯ型記憶部（２１）（
２２）の空領域数は「３」となる。
（ト） ｔｚ時から処理時間１００μＳｅＣ経過すると
、制御データ＠の転送が完了し、しかも空領域があるの
で、第１、第２ＦＩＦＯ型記憶部（２１） （２２）に
は次の制御データ■の転送記憶が開始する。このため、
「空」状態レジスタ（２６）の置数データは「２」とな
り、空領域数は「２」となる。
、制御データ＠の転送が完了し、しかも空領域があるの
で、第１、第２ＦＩＦＯ型記憶部（２１） （２２）に
は次の制御データ■の転送記憶が開始する。このため、
「空」状態レジスタ（２６）の置数データは「２」とな
り、空領域数は「２」となる。
（チ） １４時から６０μｓｅｃ経過したｔ５時に至る
と、タイマーカウンタ（２４）の計数値が＠のタイムデ
ータ「６０」と一致するので、タイムアツプ信号が出力
する。このため、前記（ホ）と同様にしてタイマーカウ
ンタ（２４）へ■のタイムデータｒ５００Ｊが入力し新
たな計数を開始し、同時に［相］のスイッチデータ「オ
ン」に基づいてスイッチング部（５）のトランジスタ（
１２）がオンする。
と、タイマーカウンタ（２４）の計数値が＠のタイムデ
ータ「６０」と一致するので、タイムアツプ信号が出力
する。このため、前記（ホ）と同様にしてタイマーカウ
ンタ（２４）へ■のタイムデータｒ５００Ｊが入力し新
たな計数を開始し、同時に［相］のスイッチデータ「オ
ン」に基づいてスイッチング部（５）のトランジスタ（
１２）がオンする。
一方、ｔ５時においては制御データ■の転送記憶が完了
していないので、第１、第２ＦＩＦＯ型記憶部（２１）
（２２）の空領域数は「３」となる。
していないので、第１、第２ＦＩＦＯ型記憶部（２１）
（２２）の空領域数は「３」となる。
（す）［相］のタイムデータｒ ５００Ｊ （５００ｉ
ｔ ｓｅｅに対応）は制御データ生成部（１）の処理時
間１００μｓｅｃより十分大きいので、［相］の制御デ
ータによってスイッチング部（５）が制御されている間
、第２図（ｅ）に示すように、第１、第２ＦＩＦＯ型記
憶部（２１） （２２）に空領域数がある限り、同図（
ｄ）に示すように、制御データ生成部（１）から第１、
第２ＦＩＦＯ型記憶部（２］ ） （２２）へ処理速度
（１００μｓｅｃに対応）のタイミングで制御データ■
、■、■が順次転送記憶される。
ｔ ｓｅｅに対応）は制御データ生成部（１）の処理時
間１００μｓｅｃより十分大きいので、［相］の制御デ
ータによってスイッチング部（５）が制御されている間
、第２図（ｅ）に示すように、第１、第２ＦＩＦＯ型記
憶部（２１） （２２）に空領域数がある限り、同図（
ｄ）に示すように、制御データ生成部（１）から第１、
第２ＦＩＦＯ型記憶部（２］ ） （２２）へ処理速度
（１００μｓｅｃに対応）のタイミングで制御データ■
、■、■が順次転送記憶される。
（ヌ） ｔ５時から５００μｓｅｃ経過したｔ６時に至
ると、タイマーカウンタ（２４）の計数値が■のタイム
データｒ５００Ｊと一致するので、タイマーカウンタ（
２４）からタイムアツプ信号が出力する。このため、前
記（ホ）と略同様に動作し、■のスイッチデータ「オフ
」に基づきスイッチング部（５）のトランジスタ（１２
）はオフする。
ると、タイマーカウンタ（２４）の計数値が■のタイム
データｒ５００Ｊと一致するので、タイマーカウンタ（
２４）からタイムアツプ信号が出力する。このため、前
記（ホ）と略同様に動作し、■のスイッチデータ「オフ
」に基づきスイッチング部（５）のトランジスタ（１２
）はオフする。
（ル） ｔｅ時以降、前記（ホ）と略同様に動作し、１
６時から６０μＢｅＱ経過したｔ７時に、ｔ７時から１
０μｓｅｃ経過したｔ１１時に、ｔ８時から８０μｓｅ
ｃ経過したｔ９時に、それぞれ制御データ■、■、＠の
スイッチデータ「オン」、「オフ」、「オン」に基づき
、スイッチング部（５）のトランジスタ（１２）は順次
オン、オフ、オンする。
６時から６０μＢｅＱ経過したｔ７時に、ｔ７時から１
０μｓｅｃ経過したｔ１１時に、ｔ８時から８０μｓｅ
ｃ経過したｔ９時に、それぞれ制御データ■、■、＠の
スイッチデータ「オン」、「オフ」、「オン」に基づき
、スイッチング部（５）のトランジスタ（１２）は順次
オン、オフ、オンする。
前記実施例では、交流電動機は三相誘導電動機としたが
、本発明はこれに限るものでなく、スイッチング部を制
御することによって速度制御可能な交流電動機（例えば
単相誘導電動機）であればよし）、ｌ ［発明の効果］ 本発明による交流電動機可変速用インバータ装置は、上
記のように、制御データ生成部から順次出力するタイム
データとスイッチデータとをそれぞれ一旦複数の記憶領
域を有する第１、第２ＦＩＦＯ型記憶部に順次転送記憶
し、所定時間経過後に第１、第２ＦＩＦｏ型記憶部から
順次出力し、この順次出力するタイムデータの時間だけ
対応するスイッチデータに基づいてスイッチング部を制
御するように構成した。このため、タイムデータが制御
データ生成部の処理速度（例えば１データ当りの処理時
間１００μ５ｅｃ）より小さくても、そのタイムデータ
の時間だけ対応するスイッチデータに基づいてスイッチ
ング部を制御し、交流電動機の速度を制御することがで
きる。このように、処理速度より小さいタイムデータお
よび対応するスイッチデータを零として近似的な制御を
していた従来と比べて、よりきめ細かい制御ができスイ
ッチングスピードをあげることも可能となり、したかっ
て交流電動機を流れる電流の高調波成分が少なくなり、
交流電動機のエネルギー変換効率を良くすることができ
るとともに、振動や騒音を小さくすることができる。
、本発明はこれに限るものでなく、スイッチング部を制
御することによって速度制御可能な交流電動機（例えば
単相誘導電動機）であればよし）、ｌ ［発明の効果］ 本発明による交流電動機可変速用インバータ装置は、上
記のように、制御データ生成部から順次出力するタイム
データとスイッチデータとをそれぞれ一旦複数の記憶領
域を有する第１、第２ＦＩＦＯ型記憶部に順次転送記憶
し、所定時間経過後に第１、第２ＦＩＦｏ型記憶部から
順次出力し、この順次出力するタイムデータの時間だけ
対応するスイッチデータに基づいてスイッチング部を制
御するように構成した。このため、タイムデータが制御
データ生成部の処理速度（例えば１データ当りの処理時
間１００μ５ｅｃ）より小さくても、そのタイムデータ
の時間だけ対応するスイッチデータに基づいてスイッチ
ング部を制御し、交流電動機の速度を制御することがで
きる。このように、処理速度より小さいタイムデータお
よび対応するスイッチデータを零として近似的な制御を
していた従来と比べて、よりきめ細かい制御ができスイ
ッチングスピードをあげることも可能となり、したかっ
て交流電動機を流れる電流の高調波成分が少なくなり、
交流電動機のエネルギー変換効率を良くすることができ
るとともに、振動や騒音を小さくすることができる。
第１図は本発明による交流電動機可変速用インバータ装
置の一実施例を示すブロック図、第２図は本発明の詳細
な説明するタイミングチャート、第３図は制御データの
内容を示す説明図、第４図は従来例を示すブロック図で
ある。 （１）・・・制御データ生成部、（４）・・・制御デー
タ出力部、（５）・・・スイッチング部、（６）・・・
三相誘導電動機（交流電動機）、（２１）・・・第１Ｆ
ｉＦＯ型記憶部、（２２）・・第２ＦＩＦＯ型記憶部、
（２３）・・・クロック発生部、（２４）・・・タイマ
ーカウンタ、（２５）・・・出力データ・レジスタ、■
〜■包・・制御データ。
置の一実施例を示すブロック図、第２図は本発明の詳細
な説明するタイミングチャート、第３図は制御データの
内容を示す説明図、第４図は従来例を示すブロック図で
ある。 （１）・・・制御データ生成部、（４）・・・制御デー
タ出力部、（５）・・・スイッチング部、（６）・・・
三相誘導電動機（交流電動機）、（２１）・・・第１Ｆ
ｉＦＯ型記憶部、（２２）・・第２ＦＩＦＯ型記憶部、
（２３）・・・クロック発生部、（２４）・・・タイマ
ーカウンタ、（２５）・・・出力データ・レジスタ、■
〜■包・・制御データ。
Claims (1)
- （１）制御データ生成部からのタイムデータとスイッチ
データとに基づいてスイッチング部を制御し、交流電動
機の速度を可変制御するようにしたインバータ装置にお
いて、前記制御データ生成部からのタイムデータとスイ
ッチデータのそれぞれを順次記憶する複数の記憶領域を
有する第１、第２ＦＩＦＯ型記憶部と、クロック信号を
出力するクロック発生部と、前記第１ＦＩＦＯ型記憶部
からの出力でリセットされ前記クロック発生部のクロッ
ク信号の計数を開始し、この計数値が前記第１ＦＩＦＯ
型記憶部からの出力データと一致したときにタイムアッ
プ信号を出力するタイマーカウンタと、前記第２ＦＩＦ
Ｏ型記憶部からの出力データを置数する出力データ・レ
ジスタと、前記タイマーカウンタのリセット時からタイ
ムアップ信号出力時までの間、前記出力データ・レジス
タの置数データに基づいて前記スイッチング部を制御す
る制御データ出力部とを具備してなることを特徴とする
交流電動機可変速用インバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012859A JPH0697874B2 (ja) | 1987-01-22 | 1987-01-22 | 交流電動機可変速用インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012859A JPH0697874B2 (ja) | 1987-01-22 | 1987-01-22 | 交流電動機可変速用インバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63181695A true JPS63181695A (ja) | 1988-07-26 |
| JPH0697874B2 JPH0697874B2 (ja) | 1994-11-30 |
Family
ID=11817135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62012859A Expired - Lifetime JPH0697874B2 (ja) | 1987-01-22 | 1987-01-22 | 交流電動機可変速用インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697874B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287990A (ja) * | 1988-09-21 | 1990-03-28 | Mitsubishi Electric Corp | 空気調和機の制御装置 |
| KR100653659B1 (ko) | 2003-09-30 | 2006-12-05 | 가부시끼가이샤 도시바 | 정전 작동기, 정전 작동기 구동 방법, 전기 기계 변환기,파형 출력 장치, 및 전기 소자 |
-
1987
- 1987-01-22 JP JP62012859A patent/JPH0697874B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287990A (ja) * | 1988-09-21 | 1990-03-28 | Mitsubishi Electric Corp | 空気調和機の制御装置 |
| KR100653659B1 (ko) | 2003-09-30 | 2006-12-05 | 가부시끼가이샤 도시바 | 정전 작동기, 정전 작동기 구동 방법, 전기 기계 변환기,파형 출력 장치, 및 전기 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0697874B2 (ja) | 1994-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010167B1 (ko) | 신호 발생회로 및 이 회로를 이용한 컴프레서 제어장치 | |
| WO2006129706A1 (ja) | モータ駆動回路 | |
| JPH0526439B2 (ja) | ||
| JPS63181695A (ja) | 交流電動機可変速用インバ−タ装置 | |
| JP4135132B2 (ja) | Ｐｗｍ制御装置 | |
| JPS61105486A (ja) | タイマ装置 | |
| JPH0219021A (ja) | ディジタルパルス幅変調回路 | |
| JP3777242B2 (ja) | モータ制御装置 | |
| JP2818986B2 (ja) | モータコントロール回路内蔵マイクロコンピュータ | |
| JPS5853762B2 (ja) | 遅延時間制御回路 | |
| JP3659024B2 (ja) | ディジタル三角波波形発生装置 | |
| JPH05313776A (ja) | パルス発生回路 | |
| US4814967A (en) | Digitally-controlled cycloconverter | |
| JP3289921B2 (ja) | プログラマブルコントローラ | |
| JPH04123610A (ja) | タイミングパルス発生回路 | |
| JPH08106447A (ja) | マイクロコンピュータ | |
| JPS6238919A (ja) | デ−タ処理装置 | |
| JPS60190197A (ja) | パルスモ−タ制御回路 | |
| JP2754654B2 (ja) | マイクロコンピュータの出力制御回路 | |
| JPH02146964A (ja) | インバータの出力制御装置 | |
| JPS61121172A (ja) | 位相分割処理方式 | |
| JPS63127302A (ja) | 電子機器 | |
| JPH06308198A (ja) | 信号発生回路 | |
| JPS62261203A (ja) | 多相信号発生回路 | |
| JP2004145656A (ja) | マイクロプロセッサシステム、波形データ生成装置、及びステッピングモータ制御方法 |