JPS63168029A - フイルムキヤリアへのチツプ実装方法 - Google Patents

フイルムキヤリアへのチツプ実装方法

Info

Publication number
JPS63168029A
JPS63168029A JP61311994A JP31199486A JPS63168029A JP S63168029 A JPS63168029 A JP S63168029A JP 61311994 A JP61311994 A JP 61311994A JP 31199486 A JP31199486 A JP 31199486A JP S63168029 A JPS63168029 A JP S63168029A
Authority
JP
Japan
Prior art keywords
chip
film carrier
mounting
device hole
resistant resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61311994A
Other languages
English (en)
Other versions
JPH0321088B2 (ja
Inventor
Mamoru Sugiyama
杉山 護
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindo Denshi Kogyo KK
Original Assignee
Shindo Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindo Denshi Kogyo KK filed Critical Shindo Denshi Kogyo KK
Priority to JP61311994A priority Critical patent/JPS63168029A/ja
Publication of JPS63168029A publication Critical patent/JPS63168029A/ja
Publication of JPH0321088B2 publication Critical patent/JPH0321088B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、フィルムキャリアに半導体素子等のチップ
を実装する方法に関し、特に周辺だけでなく表面の全体
に電極端子を有するチップのフィルムキャリアへの実装
方法に関する。
従来の技術 フィルムキャリア上にチップを実装するとき。
金属リードの各先端に、対応するチップのi!!極端子
をそれぞれ接触し、たとえばボンディングツールで熱と
ともに圧力を加え、あるいはレーザー光線で熱のみを加
え、両者を接合してボンディングしていた。このため、
フィルム基板の裏側からボンディングツールを押し当て
る方法では熱伝達が悪くかつ圧力不足となり、またレー
ザー光線をあてる方法では透過率が不十分であった。さ
らに、接着剤が熱に弱いという問題もあった。
よって、従来はたとえば第3図に示すように、フィルム
キャリア(1)をフィルム基板(2)の表面に金属箔(
3)を設けて構成し、そのフィルム基板(2)にあけた
各ディバイス孔(2a)内に突出して複数の金属リード
(3a)・・・・・・を形成し、それらの金属リード(
3a)・・・・・・の各先端金属突起(4)・・・・・
・にそれぞれチップ(5)の各対応する電極端子(6)
・・・・・・を接触し、前記ディバイス孔(2a)内に
挿入したボンディングツール(7)で直接熱加圧してそ
れらを接合し、該フィルムキャリア(1)上にチップ(
5)を実装していた。
他方、小型化の要請から、第2図に示すごとく。
周辺だけでなく、表面(10a)の全体に電極端子(1
1)を有するチップ(10)が開発された。
発明が解決しようとする問題点 ところが、このような第2図に示すチップ(10)を実
装するとき、上述した従来のチップ実装方法を使用する
と、金属リード(3a)・・・・・・が入り組んで正確
なボンディングを行うことは実際上困難である問題点が
あった。
そこで、この発明の目的は、そのような問題点を解消し
、たとえば第2図に示すようなチップをフィルムキャリ
ア上に正確にボンディングし得るようにすることにある
問題点を解決するための 段 そのため、この発明によるフィルムキャリアへのチップ
実装方法は、たとえば第1図に示す実施例のように、デ
ィバイス孔(12a)・・・・・・をあけたフィルム基
板(12)の表面に接着剤(13)を介して金属1(1
4)をつけ、次いで各ディバイス孔(12a)内の該金
属箔(14)の裏面を薄い高耐熱性樹脂(16)で補強
して後、その金属箔(14)の表面に感光レジスト(1
7)を塗って露光して現像し、しかる後エツチングし前
記各ディバイス孔(12a)内に位置する複数の金属リ
ード(14a)・・・・・・ を形成して表面メッキし
、最後にその金属リード(14a)・・・・・・の各先
端に周辺だけでなく表面全体に有する電極端子(11)
・・・・・・をそれぞれ接合してフィルムキャリア(1
5)へチップ(10)をボンディングすることを特徴と
する。
作   用 そして、各ディバイス孔(12a)部分の金属箔(14
)の裏面をポリイミドワニス等の薄い高耐熱性樹脂(1
6)で補強し、複数の金属リード(14a)・・・・・
・が入り組むのを防止するものである。
実施例 以下、第1図に示す一実施例にしたがい、この発明につ
き具体的かつ詳細に説明する。
この発明によるチップ実装方法では、まず第1図(A)
に示すとおり、ポリイミド樹脂等からなるフィルム基板
(12)に所定間隔で複数のディバイス孔(12a)・
・・・・・をあける。
そして、第1図(B)に示すとおり、そのフィルム基板
(12)の表面に接着剤(13)を介して銅箔等の金属
箔(14)を張り、フィルムキャリア(15)を形成す
る。
次に、第1図(C)に示すとおり、各ディバイス孔(1
2a)内の金属箔(14)の裏面に薄い高耐熱性樹脂(
16)の層を設けて補強する。高耐熱性樹脂(16)の
層は、たとえばポリイミドワニス等を注射針でディバイ
ス孔(12a)内に入れ、超音波等で拡散して後、熱硬
化させてつくる。
その後、第1図(D)に示すとおり、金属箔(14)の
表面に感光レジスト(17)を塗る。
次いで、第1図(E)に示すとおり、感光レジスト(1
7)を光源(18)で露光する。
しかる後、第1図(F)で示すごとく現像して後、(G
)で示すごとくエツチングしてから表面メッキし、その
ディバイス孔(12a)内に位置する複数の金属リード
(14a)・・・・・・ を形成する。
そして、別途図示しない工程で、それら各金属リード(
14a)・・・・・・の先端にそれぞれAuバンプ等の
金属突起(19)・・・・・・を形成する。
しかして、最後に第1図(H)に示すとおり、それらの
金属突起(19)・・・・・・に第2図に示すようなチ
ップ(10)の各対応する電極端子(11)・・・・・
・をそれぞれ接触し、ディバイス孔(12a)内に挿入
するボンディングツール(20)で前述した高耐熱性樹
脂(16)を介して熱加圧してそれらを接合し、該フィ
ルムキャリア(15)上にチップ(10)を実装するも
のである。
なお、上述した実施例では、高耐熱性樹脂(16)を介
してボンディングツール(20)で熱加圧し、フィルム
キャリア(15)上にチップ(10)を実装する。
しかし、高耐熱性樹脂(16)を透してレーザー光線で
熱を加えて接合し、フィルムキャリア(15)上にチッ
プ(10)を実装してもよいことはもちろんである。
溌」廊す弧釆 したがって、この発明によれば、金属箔の裏面を薄い高
耐熱性樹脂で補強するから、各金属リードを整列して保
持し、正確なボンディングを可能とする。
また、その薄い高耐熱性樹脂を介してボンディングツー
ルやレーザー光線を用いて熱を加えまた圧力を加えるこ
ととなるから、熱や圧力を十分に加えて金属リードにチ
ップを確実にボンディングでき、かつそのボンディング
操作を薄い高耐熱性樹脂を透して目視で行い得るから容
易にできる。
特に、高耐熱性樹脂として実施例で示すようなポリイミ
ドワニスを用いると、透明度が高く有効である。
さらに、チップ実装方法を自動化できる利点もある。
そして、この発明によれば、周助だけでなく表面全体に
電極端子を有するチップを用いるから、小型化し、高密
度化できる利点がある。
【図面の簡単な説明】

Claims (1)

    【特許請求の範囲】
  1. ディバイス孔をあけたフィルム基板の表面に接着剤を介
    して金属箔をつけ、次いでディバイス孔内の該金属箔の
    裏面を薄い高耐熱性樹脂で補強して後、その金属箔の表
    面に感光レジストを塗って露光して現像し、しかる後エ
    ッチングし前記ディバイス孔内に位置する複数の金属リ
    ードを形成して表面メッキし、最後にその金属リードの
    各先端に周辺だけでなく表面全体に有する電極端子をそ
    れぞれ接合してフィルムキャリアへチップをボンディン
    グしてなる、フィルムキャリアへのチップ実装方法。
JP61311994A 1986-12-29 1986-12-29 フイルムキヤリアへのチツプ実装方法 Granted JPS63168029A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61311994A JPS63168029A (ja) 1986-12-29 1986-12-29 フイルムキヤリアへのチツプ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61311994A JPS63168029A (ja) 1986-12-29 1986-12-29 フイルムキヤリアへのチツプ実装方法

Publications (2)

Publication Number Publication Date
JPS63168029A true JPS63168029A (ja) 1988-07-12
JPH0321088B2 JPH0321088B2 (ja) 1991-03-20

Family

ID=18023925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61311994A Granted JPS63168029A (ja) 1986-12-29 1986-12-29 フイルムキヤリアへのチツプ実装方法

Country Status (1)

Country Link
JP (1) JPS63168029A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252023A (ja) * 1996-03-15 1997-09-22 Nec Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252023A (ja) * 1996-03-15 1997-09-22 Nec Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH0321088B2 (ja) 1991-03-20

Similar Documents

Publication Publication Date Title
JP2641869B2 (ja) 半導体装置の製造方法
JP2753746B2 (ja) Ic搭載用可撓性回路基板及びその製造法
US6763585B2 (en) Method for producing micro bump
JPS63168029A (ja) フイルムキヤリアへのチツプ実装方法
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
JPH01173694A (ja) 両面スルホールフィルムキャリアの製造方法
JPH03157959A (ja) 実装構造及び製造方法
JPH0362542A (ja) 半導体装置及びその製造方法
JPS62285432A (ja) 電気的接続材料のマイクロ形成方法
JP2000216292A (ja) テープ形チップサイズパッケージの製造方法
JP2879159B2 (ja) 電気的接続部材及び金属バンプの形成方法
JPH0298154A (ja) キヤリアテープ
JP2867547B2 (ja) 導電突起の形成方法
JPH02232947A (ja) 半導体集積回路装置およびその実装方法
JPS5940539A (ja) 半導体装置およびその製造方法
JPH05226385A (ja) 半導体装置の実装方法
JP3021509B2 (ja) 導電突起の形成方法
JPS62128132A (ja) 電子部品実装回路およびその製作方法
JPS61198738A (ja) 半導体装置の製造方法
JP2523641B2 (ja) 半導体装置
JPS62158337A (ja) 電子部品の実装構造およびその実装方法
JPH06334064A (ja) リードレス面実装型ハイブリッドic
JPH01112741A (ja) 集積回路の接続方法
JPH0437145A (ja) 半導体装置の製造方法
JPH03236241A (ja) 導電突起の形成方法