JPH0321088B2 - - Google Patents

Info

Publication number
JPH0321088B2
JPH0321088B2 JP61311994A JP31199486A JPH0321088B2 JP H0321088 B2 JPH0321088 B2 JP H0321088B2 JP 61311994 A JP61311994 A JP 61311994A JP 31199486 A JP31199486 A JP 31199486A JP H0321088 B2 JPH0321088 B2 JP H0321088B2
Authority
JP
Japan
Prior art keywords
chip
metal
metal foil
film carrier
device hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61311994A
Other languages
English (en)
Other versions
JPS63168029A (ja
Inventor
Mamoru Sugyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindo Denshi Kogyo KK
Original Assignee
Shindo Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindo Denshi Kogyo KK filed Critical Shindo Denshi Kogyo KK
Priority to JP61311994A priority Critical patent/JPS63168029A/ja
Publication of JPS63168029A publication Critical patent/JPS63168029A/ja
Publication of JPH0321088B2 publication Critical patent/JPH0321088B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、フイルムキヤリアに半導体素子等
のチツプを実装する方法に関し、特に周辺だけで
なく表面の全体に電極端子を有するチツプのフイ
ルムキヤリアへの実装方法に関する。
従来の技術 フイルムキヤリア上にチツプを実装するとき、
金属リードの各先端に、対応するチツプの電極端
子をそれぞれ接触し、たとえばボンデイングツー
ルで熱とともに圧力を加え、あるいはレーザー光
線で熱のみを加え、両者を接合してボンデイング
していた。このため、フイルム基板の裏側からボ
ンデイングツールを押し当てる方法では熱伝達が
悪くかつ圧力不足となり、またレーザー光線をあ
てる方法では透過率が不十分であつた。さらに、
接着剤が熱に弱いという問題があつた。
よつて、従来はたとえば第3図に示すように、
フイルムキヤリア1をフイルム基板2の表面に金
属箔3を設けて構成し、そのフイルム基板2にあ
けた各デイバイス孔2a内に突出して複数の金属
リード3a……を形成し、それらの金属リード3
a……の各先端金属突起4……にそれぞれチツプ
5の各対応する電極端子6……を接触し、前記デ
イバイス孔2a内に挿入したボンデイングツール
7で直接熱加圧してそれらを接合し、該フイルム
キヤリア1上にチツプ5を実装していた。
他方、小型化の要請から、第2図に示すごと
く、周辺だけでなく、表面10aの全体に電極端
子11を有するチツプ10が開発された。
発明が解決しようとする問題点 ところが、このような第2図に示すチツプ10
を実装するとき、上述した従来のチツプ実装方法
を使用すると、金属リード3a……が入り組んで
正確なボンデイングを行うことは実際上困難であ
る問題点があつた。
そこで、この発明の目的は、そのような問題点
を解消し、たとえば第2図に示すようなチツプを
フイルムキヤリア上に正確にボンデイングし得る
ようにすることにある。
問題点を解決するための手段 そのため、この発明によるフイルムキヤリアへ
のチツプ実装方法は、たとえば第1図に示す実施
例のように、デイバイス孔12a……をあけたフ
イルム基板12の表面に接着剤13を介して金属
箔14をつけ、次いで各デイバイス孔12a内の
該金属箔14の裏面を薄い高耐熱性樹脂16で補
強して後、その金属箔14の表面に感光レジスト
17を塗つて露光して現像し、しかる後エツチン
グし前記各デイバイス孔12a内に位置する複数
の金属リード14a……を形成して表面メツキ
し、最後にその金属リード14a……の先端に周
辺だけでなく表面全体に有する電極端子11……
をそれぞれ接合してフイルムキヤリア15へチツ
プ10をボンデイングすることを特徴とする。
作 用 そして、デイバイス孔12a部分の金属箔14
の裏面をポリイミドワニス等の薄い高耐熱性樹脂
16で補強し、複数の金属リード14a……が入
り組むのを防止するものである。
実施例 以下、第1図に示す一実施例にしたがい、この
発明につき具体的かつ詳細に説明する。
この発明によるチツプ実装方法では、まず第1
図(A)に示すとおり、ポリイミド樹脂等からなるフ
イルム基板12に所定間隔で複数のデイバイス孔
12a……をあける。
そして、第1図(B)に示すとおり、そのフイルム
基板12の表面に接着剤13を介して銅箔等の金
属箔14を張り、フイルムキヤリア15を形成す
る。
次に、第1図(C)に示すとおり、各デイバイス孔
12a内の金属箔14の裏面に薄い高耐熱性樹脂
16の層を設けて補強する。高耐熱性樹脂16の
層は、たとえばポリイミドワニス等を注射針でデ
イバイス孔12a内に入れ、超音波等で拡散して
後、熱硬化させてつくる。
その後、第1図(D)に示すとおり、金属箔14の
表面に感光レジスト17を塗る。
次いで、第1図(E)に示すとおり、感光レジスト
17を光源18で露光する。
しかる後、第1図(F)で示すごとく現像して後、
Gで示すごとくエツチングしてから表面メツキ
し、そのデイバイス孔12a内に位置する複数の
金属リード14a……を形成する。
そして、別途図示しない工程で、それら各金属
リード14a……の先端にそれぞれAuバンプ等
の金属突起19……を形成する。
しかして、最後に第1図Hに示すとおり、それ
らの金属突起19……に第2図に示すようなチツ
プ10の各対応する電極端子11……をそれぞれ
接触し、デイバイス孔12a内に挿入するボンデ
イングツール20で前述した高耐熱性樹脂16を
介して熱加圧してそれらを接合し、該フイルムキ
ヤリア15上にチツプ10を実装するものであ
る。
なお、上述した実施例では、高耐熱性樹脂16
を介してボンデイングツール20で熱加圧し、フ
イルムキヤリア15上にチツプ10を実装する。
しかし、高耐熱性樹脂16を透してレーザー光線
で熱を加えて接合し、フイルムキヤリア15上に
チツプ10を実装してもよいことはもちろんであ
る。
発明の効果 したがつて、この発明によれば、金属箔の裏面
を薄い高耐熱性樹脂で補強するから、各金属リー
ドを整列して保持し、正確なボンデイングを可能
とする。
また、その薄い高耐熱性樹脂を介してボンデイ
ングツールやレーザー光線を用いて熱を加えまた
圧力を加えることとなるから、熱や圧力を十分に
加えて金属リードにチツプを確実にボンデイング
でき、かつそのボンデイング操作を薄い高耐熱性
樹脂を透して目視で行い得るから容易にできる。
特に、高耐熱性樹脂として実施例で示すようなポ
リイミドワニスを用いると、透明度が高く有効で
ある。
さらに、チツプ実装方法を自動化できる利点も
ある。
そして、この発明によれば、周辺だけでなく表
面全体に電極端子を有するチツプを用いるから、
小型化し、高密度化できる利点がある。
【図面の簡単な説明】
第1図は、この発明の一実施例であるチツプ実
装方法を示す工程図である。第2図は、この発明
で使用するチツプの斜視図である。第3図は、従
来のチツプ実装方法を示す説明図である。 10…チツプ、11…電極端子、12…フイル
ム基板、12a…デイバイス孔、13…接着剤、
14…金属箔、14a…金属リード、15…フイ
ルムキヤリア、16…高耐熱性樹脂、17…感光
レジスト。

Claims (1)

    【特許請求の範囲】
  1. 1 デイバイス孔をあけたフイルム基板の表面に
    接着剤を介して金属箔をつけ、次いでデイバイス
    孔内の該金属箔の裏面を薄い高耐熱性樹脂で補強
    して後、その金属箔の表面に感光レジストを塗つ
    て露光して現像し、しかる後エツチングし前記デ
    イバイス孔内に位置する複数の金属リードを形成
    して表面メツキし、最後にその金属リードの各先
    端に周辺だけでなく表面全体に有する電極端子を
    それぞれ接合してフイルムキヤリアへチツプをボ
    ンデイングしてなる、フイルムキヤリアへのチツ
    プ実装方法。
JP61311994A 1986-12-29 1986-12-29 フイルムキヤリアへのチツプ実装方法 Granted JPS63168029A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61311994A JPS63168029A (ja) 1986-12-29 1986-12-29 フイルムキヤリアへのチツプ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61311994A JPS63168029A (ja) 1986-12-29 1986-12-29 フイルムキヤリアへのチツプ実装方法

Publications (2)

Publication Number Publication Date
JPS63168029A JPS63168029A (ja) 1988-07-12
JPH0321088B2 true JPH0321088B2 (ja) 1991-03-20

Family

ID=18023925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61311994A Granted JPS63168029A (ja) 1986-12-29 1986-12-29 フイルムキヤリアへのチツプ実装方法

Country Status (1)

Country Link
JP (1) JPS63168029A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252023A (ja) * 1996-03-15 1997-09-22 Nec Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPS63168029A (ja) 1988-07-12

Similar Documents

Publication Publication Date Title
JP2641869B2 (ja) 半導体装置の製造方法
US4907061A (en) Electronic device
JPH0321088B2 (ja)
JP3801300B2 (ja) 半導体装置の製造方法
JPH07282878A (ja) 異方導電性接続部材及びその製造方法
JPS62132331A (ja) 半導体装置の製造方法
JPH01173694A (ja) 両面スルホールフィルムキャリアの製造方法
JPS6226874A (ja) 発光ダイオ−ドアレイのダイスボンデイング方法
JPH0362542A (ja) 半導体装置及びその製造方法
JP2521693B2 (ja) 半導体装置及び半導体装置の製造方法
JPS60154536A (ja) 集積回路素子の配線方法
JP3029023B2 (ja) ボンディングツール
JPH0322056B2 (ja)
KR930007520B1 (ko) 리드프레임 및 그 제조방법
JP2596633B2 (ja) 半導体素子の実装方法
JP2867547B2 (ja) 導電突起の形成方法
JP2523641B2 (ja) 半導体装置
JPH09246331A (ja) 半導体装置の製造方法及びこれに用いる配線パターンフィルム
JP2000183368A (ja) 光電変換装置およびその製造方法
JPH07183329A (ja) 素子パッケージおよびその製造方法
JPH04124847A (ja) ベアチップ実装方法
JPH0568635U (ja) ハンダペースト印刷用マスク
JPS62158337A (ja) 電子部品の実装構造およびその実装方法
JPH077049A (ja) 半導体チップの実装方法
JPH0437145A (ja) 半導体装置の製造方法