JPH04124847A - ベアチップ実装方法 - Google Patents
ベアチップ実装方法Info
- Publication number
- JPH04124847A JPH04124847A JP24383190A JP24383190A JPH04124847A JP H04124847 A JPH04124847 A JP H04124847A JP 24383190 A JP24383190 A JP 24383190A JP 24383190 A JP24383190 A JP 24383190A JP H04124847 A JPH04124847 A JP H04124847A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- board
- wiring board
- printed wiring
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000010931 gold Substances 0.000 claims abstract description 28
- 229910052737 gold Inorganic materials 0.000 claims abstract description 20
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000007747 plating Methods 0.000 claims abstract description 14
- 238000012993 chemical processing Methods 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ベアチップ実装方法に係り、特に半導体素子をパッケー
ジングせず、ベアチップの状態で直接プリント配線板上
に実装するＣｈｉｐＯｎＢｏ−ａｒｄ技術（以下、ＣＯ
Ｂ技術と称する）を用いたベアチップ実装方法に関し、 プリント配線板に実装されるベアチップの平行度を常に
均一にすることを目的とし、 プリント配線板上にベアチップを実装するベアチップ実
装方法において、前記プリント配線板上に金メッキを塗
布する工程と、前記ベアチップの当該プリント配線板側
の一方の面に金バンプを施す工程と、該ベアチップを該
プリント配線板上に当接した状態で、超音波ホーンによ
り当該ベアチップを均一に押圧しつつ超音波振動を与え
、該金バンプを拡散させ、該ベアチップと該プリント配
線板を接合する工程と、を有するよう構成する。
ジングせず、ベアチップの状態で直接プリント配線板上
に実装するＣｈｉｐＯｎＢｏ−ａｒｄ技術（以下、ＣＯ
Ｂ技術と称する）を用いたベアチップ実装方法に関し、 プリント配線板に実装されるベアチップの平行度を常に
均一にすることを目的とし、 プリント配線板上にベアチップを実装するベアチップ実
装方法において、前記プリント配線板上に金メッキを塗
布する工程と、前記ベアチップの当該プリント配線板側
の一方の面に金バンプを施す工程と、該ベアチップを該
プリント配線板上に当接した状態で、超音波ホーンによ
り当該ベアチップを均一に押圧しつつ超音波振動を与え
、該金バンプを拡散させ、該ベアチップと該プリント配
線板を接合する工程と、を有するよう構成する。
［産業上の利用分野］
本発明は、ベアチップ実装方法に係り、特に半導体素子
をパンケージソゲせず、ベアチップの状態で直接プリン
ト配線板上に実装するＣｈｉｐＯｎ Ｂｏａｒｄ技術
（以下、ＣＯＢ技術と称する）を用いたベアチップ実装
方法に関するものである。
をパンケージソゲせず、ベアチップの状態で直接プリン
ト配線板上に実装するＣｈｉｐＯｎ Ｂｏａｒｄ技術
（以下、ＣＯＢ技術と称する）を用いたベアチップ実装
方法に関するものである。
現在、プリント配線板の高密度化・装置の薄型化に伴い
、実装の分野では薄く且つ高密度の実装方法が要求され
ており、このため、上記ＣＯＢ技術が提供されている。
、実装の分野では薄く且つ高密度の実装方法が要求され
ており、このため、上記ＣＯＢ技術が提供されている。
尚、このＣＯＢ技術の工程としては、グイボンディング
（ベアチップ実装）からワイヤボンデインクから封止と
なっている。
（ベアチップ実装）からワイヤボンデインクから封止と
なっている。
従来のグイボンディング程では、エポキシ系接着剤の利
用によりベアチップを固定し、キュア炉にて硬化させて
いる。
用によりベアチップを固定し、キュア炉にて硬化させて
いる。
〔発明が解決しようとする課題］
しかしながら、ベアチップを固定する接着剤の塗布量お
よび塗布の仕方によりベアチップ面の平行度を出すのが
困難であり、また後工程のワイヤボンディングにおいて
ベアチップの平行度が均一でないとワイヤボンディング
件か変化してしまうといった問題点があった。
よび塗布の仕方によりベアチップ面の平行度を出すのが
困難であり、また後工程のワイヤボンディングにおいて
ベアチップの平行度が均一でないとワイヤボンディング
件か変化してしまうといった問題点があった。
従って、本発明は、プリント配線板に実装されるベアチ
ップの平行度を常に均一にすることを目的とするもので
ある。
ップの平行度を常に均一にすることを目的とするもので
ある。
上記目的は、プリント配線板１上にベアチップ２を実装
するベアチップ実装方法において、前記プリント配線板
上１に金メッキ３を塗布する工程と、 前記ベアチップ２の当該プリント配線板側の一方の面２
ａに金ハンプ４を施す工程と、該ベアチップ２を該プリ
ント配線板ｌ上に当接した状態で、超音波ホーン５によ
り当該ベアチップ２を均一に押圧しつつ超音波振動を与
え、該金バンプ４を拡散させ、該ベアチップ２と該プリ
ント配線板１を接合する工程と、 を有することを特徴とするベアチップ実装方法、により
達成することができる。
するベアチップ実装方法において、前記プリント配線板
上１に金メッキ３を塗布する工程と、 前記ベアチップ２の当該プリント配線板側の一方の面２
ａに金ハンプ４を施す工程と、該ベアチップ２を該プリ
ント配線板ｌ上に当接した状態で、超音波ホーン５によ
り当該ベアチップ２を均一に押圧しつつ超音波振動を与
え、該金バンプ４を拡散させ、該ベアチップ２と該プリ
ント配線板１を接合する工程と、 を有することを特徴とするベアチップ実装方法、により
達成することができる。
即ち、本発明では、接着剤を用いず超音波拡散による接
合を行っているので、また超音波振動を起こす超音波ホ
ーンによってベアチップを押圧しているので、常に均一
にプリント配線板にベアチップを実装することが可能と
なる。
合を行っているので、また超音波振動を起こす超音波ホ
ーンによってベアチップを押圧しているので、常に均一
にプリント配線板にベアチップを実装することが可能と
なる。
以下、本発明の実施例を図面を用いて詳細に説明する。
図は、本発明の実施例を示す図である。
図において、１はプリント配線板、２はベアチップ、３
はＡｕメッキ（金メッキ）、４はＡｕバンプ（金バンプ
）、５は超音波ホーンをそれぞれ示す。
はＡｕメッキ（金メッキ）、４はＡｕバンプ（金バンプ
）、５は超音波ホーンをそれぞれ示す。
図に示すように、まずベアチップ２側の一方の面２ａ（
プリント配線板１と当接する面）の所定箇所に純度９９
．９９％のＡｕハンプ４を形成しておく。
プリント配線板１と当接する面）の所定箇所に純度９９
．９９％のＡｕハンプ４を形成しておく。
他方、ベアチップ２が当接する面１ａにばベタで純度９
９．９９％のＡｕメッキ３を塗布しておく。この時、プ
リント配線板１は後述説明する拡散を行いやすくするた
めに、ブレヒートしておく。
９．９９％のＡｕメッキ３を塗布しておく。この時、プ
リント配線板１は後述説明する拡散を行いやすくするた
めに、ブレヒートしておく。
かかる状態において、同図（ａ）に示すように予め定め
られた位置にベアチップ２を移動、下降してプリント配
線板１に当接させる。
られた位置にベアチップ２を移動、下降してプリント配
線板１に当接させる。
その後、同図（ｂ）に示すように、プリント配線板１上
にベアチップ２を当接された状態で、そのベアチップ２
の図中上方から超音波ホー７５を当接させる。この超音
波ホーン５は外部からの押圧力またはその自重によりベ
アチップ２の全面を均一に所定加圧力にて押圧している
。
にベアチップ２を当接された状態で、そのベアチップ２
の図中上方から超音波ホー７５を当接させる。この超音
波ホーン５は外部からの押圧力またはその自重によりベ
アチップ２の全面を均一に所定加圧力にて押圧している
。
この状態において、超音波ホーン５から超音波を発し、
超音波振動を与えることにより、ベアチノブ２のＡｕバ
ンプ４を拡散させる。
超音波振動を与えることにより、ベアチノブ２のＡｕバ
ンプ４を拡散させる。
すると、Ａｕバンプ４が拡散することで、プリント配線
板１と接している部分が接合される。
板１と接している部分が接合される。
その後、同図（ｃ）に示すように、接合に不要なプリン
ト配線板１上のＡｕメッキを化学処理法等を用いて除去
する。
ト配線板１上のＡｕメッキを化学処理法等を用いて除去
する。
以上のように、本実施例においては、プリント配線板上
に実装されるベアチップは全体的に均一に押圧されなが
ら接合されているので、ベアチップ面は均一な平行度が
得られている。
に実装されるベアチップは全体的に均一に押圧されなが
ら接合されているので、ベアチップ面は均一な平行度が
得られている。
以上のように本発明においては、従来のように接着剤を
使用しないので接着剤の量および塗布の仕方により左右
されるベアチップ面の平行度が均一に得られ、且つ硬化
時間を要しないので、信顛性および工数の短縮化が得ら
れる。
使用しないので接着剤の量および塗布の仕方により左右
されるベアチップ面の平行度が均一に得られ、且つ硬化
時間を要しないので、信顛性および工数の短縮化が得ら
れる。
図は本発明の実施例を示す図である
図において、
３−・−・−・−・−・
をそれぞれ示す。
プリント配線板
ベアチップ。
金メッキ（Ａｕメッキ）
金バンプ（Ａｕバンプ）。
超音波ホーン。
Claims (1)
- 【特許請求の範囲】 プリント配線板（１）上にベアチップ（２）を実装する
ベアチップ実装方法において、 前記プリント配線板上（１）に金メッキ（３）を塗布す
る工程と、 前記ベアチップ（２）の当該プリント配線板側の一方の
面（２ａ）に金バンプ（４）を施す工程と、 該ベアチップ（２）を該プリント配線板（１）上に当接
した状態で、超音波ホーン（５）により当該ベアチップ
（２）を均一に押圧しつつ超音波振動を与え、該金バン
プ（４）を拡散させ、該ベアチップ（２）と該プリント
配線板（１）を接合する工程と、 を有することを特徴とするベアチップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24383190A JPH04124847A (ja) | 1990-09-17 | 1990-09-17 | ベアチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24383190A JPH04124847A (ja) | 1990-09-17 | 1990-09-17 | ベアチップ実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04124847A true JPH04124847A (ja) | 1992-04-24 |
Family
ID=17109588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24383190A Pending JPH04124847A (ja) | 1990-09-17 | 1990-09-17 | ベアチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04124847A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6460591B1 (en) | 1999-04-21 | 2002-10-08 | Tdk Corporation | Ultrasonic bonding method and ultrasonic bonding apparatus |
-
1990
- 1990-09-17 JP JP24383190A patent/JPH04124847A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6460591B1 (en) | 1999-04-21 | 2002-10-08 | Tdk Corporation | Ultrasonic bonding method and ultrasonic bonding apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04277636A (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| JPS63249345A (ja) | フレキシブル搭載基板 | |
| JPH04124847A (ja) | ベアチップ実装方法 | |
| JPH04370957A (ja) | マルチチップパッケージ | |
| JPH01170027A (ja) | 半導体実装方法 | |
| JP3029023B2 (ja) | ボンディングツール | |
| JP3232954B2 (ja) | 電子部品の製造方法 | |
| JPH06275675A (ja) | Ｔａｂパッケージとその接続方法 | |
| JP3295987B2 (ja) | 半導体装置の製造方法 | |
| JPH0236556A (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JPH0499337A (ja) | 半導体装置の製造方法 | |
| JPH03284857A (ja) | 半導体装置の製造方法 | |
| JPH0366152A (ja) | 半導体集積回路モジュール | |
| JPH05299569A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置 | |
| KR100206944B1 (ko) | 반도체 패키지의 다이본딩방법 | |
| Malik et al. | Die-Level Thinning for Flip-Chip Integration on Flexible Sub-Strates. Electronics 2022, 11, 849 | |
| KR200179421Y1 (ko) | 적층형 반도체 패캐이지 | |
| JP2523641B2 (ja) | 半導体装置 | |
| JPH039618B2 (ja) | ||
| JPS63211654A (ja) | 混成集積回路装置 | |
| JPH1140704A (ja) | 半導体装置 | |
| JPH0321088B2 (ja) | ||
| JPH1140697A (ja) | 半導体装置用テープキャリア | |
| JPS63128726A (ja) | フレキシブル搭載基板 | |
| JPH04146636A (ja) | フィルムキャリヤテープのインナーリードボンディング方法 |