JPH077049A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH077049A JPH077049A JP5144722A JP14472293A JPH077049A JP H077049 A JPH077049 A JP H077049A JP 5144722 A JP5144722 A JP 5144722A JP 14472293 A JP14472293 A JP 14472293A JP H077049 A JPH077049 A JP H077049A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- semiconductor chip
- side electrodes
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 より狭ピッチで設けられた電極を有する半導
体チップを実装可能な半導体チップの実装方法を提供す
ることを目的とするものである。 【構成】 半導体チップ１５を基板１７に設けられた凹
陥部１７ａに搭載し、基板側バンプ１９と上記チップ側
バンプ１６とを略同じ高さに保持する第１の工程と、す
べての基板側バンプ１９およびチップ側バンプ１６を覆
う大きさの金属箔２０を上記すべての基板側バンプ１９
およびチップ側バンプ１６に接合する第２の工程と、こ
の金属箔２０のうち各基板側バンプ１９とチップ側バン
プ１６とを連結する帯状の部分を残し、その部分以外の
金属箔２０を除去することで、両バンプ１６、１９間を
接続する複数のリ−ド２４…を形成する第３の工程とを
具備するものである。
体チップを実装可能な半導体チップの実装方法を提供す
ることを目的とするものである。 【構成】 半導体チップ１５を基板１７に設けられた凹
陥部１７ａに搭載し、基板側バンプ１９と上記チップ側
バンプ１６とを略同じ高さに保持する第１の工程と、す
べての基板側バンプ１９およびチップ側バンプ１６を覆
う大きさの金属箔２０を上記すべての基板側バンプ１９
およびチップ側バンプ１６に接合する第２の工程と、こ
の金属箔２０のうち各基板側バンプ１９とチップ側バン
プ１６とを連結する帯状の部分を残し、その部分以外の
金属箔２０を除去することで、両バンプ１６、１９間を
接続する複数のリ−ド２４…を形成する第３の工程とを
具備するものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体チップを基板
に実装する半導体チップの実装方法に関するものであ
る。
に実装する半導体チップの実装方法に関するものであ
る。
【０００２】
【従来の技術】従来、半導体チップをリ−ドフレ−ムな
どの基板上に実装する方法としては、ワイヤボンディン
グ方法、ＴＡＢ（Tape Automated Bonding）方法、フェ
イスダウンボンディング方法がある。
どの基板上に実装する方法としては、ワイヤボンディン
グ方法、ＴＡＢ（Tape Automated Bonding）方法、フェ
イスダウンボンディング方法がある。
【０００３】ワイヤボンディング方法は、図３（ａ）に
示すように、上記半導体チップ１を基板２上に搭載（ダ
イボンディング）した後、上記半導体チップ１の電極１
ａと上記基板２上に形成された配線パタ−ン２ａとを金
ワイヤ３を用いて接続する方法である。
示すように、上記半導体チップ１を基板２上に搭載（ダ
イボンディング）した後、上記半導体チップ１の電極１
ａと上記基板２上に形成された配線パタ−ン２ａとを金
ワイヤ３を用いて接続する方法である。
【０００４】ＴＡＢ方法は、図３（ｂ）に示すように、
可撓性のキャリアテ−プ４に穿設されたデバイスホ−ル
５内にインナ−リ−ド６（配線パタ−ン）を突設し、こ
のインナ−リ−ド６の先端と上記半導体チップ１の電極
１ａとを、金製のバンプ７（突起電極）を介してボンデ
ィングツ−ル１１で加圧し加熱することで接続する方法
である。
可撓性のキャリアテ−プ４に穿設されたデバイスホ−ル
５内にインナ−リ−ド６（配線パタ−ン）を突設し、こ
のインナ−リ−ド６の先端と上記半導体チップ１の電極
１ａとを、金製のバンプ７（突起電極）を介してボンデ
ィングツ−ル１１で加圧し加熱することで接続する方法
である。
【０００５】また、フエイスダンウンボンディング方法
は、図３（ｃ）に示すように、半導体チップ１の電極１
ａが形成された面を上記基板２の配線パタ−ン２ａに対
向させ、この電極１ａと配線パタ−ン２ａとを異方性導
電膜８を介して接続するものである。
は、図３（ｃ）に示すように、半導体チップ１の電極１
ａが形成された面を上記基板２の配線パタ−ン２ａに対
向させ、この電極１ａと配線パタ−ン２ａとを異方性導
電膜８を介して接続するものである。
【０００６】
【発明が解決しようとする課題。】ところで、近年の高
密度化、高集積化の要請により、上記半導体チップ１に
設けられる電極１ａのピッチはますます狭くなると予想
される。現在以上に上記半導体チップ１の電極１ａが狭
ピッチ化した場合には、上述した実装方法には以下に説
明する問題点が生じると考えられる。
密度化、高集積化の要請により、上記半導体チップ１に
設けられる電極１ａのピッチはますます狭くなると予想
される。現在以上に上記半導体チップ１の電極１ａが狭
ピッチ化した場合には、上述した実装方法には以下に説
明する問題点が生じると考えられる。
【０００７】上記ワイヤボンディング方法では、図３
（ａ）に示すように、上記金ワイヤ３を押し付けるのに
針状のツ−ルであるキャピラリ１０を用いる。このた
め、上記電極１ａが狭ピッチ化すると、このキャピラリ
１０の先端がすでに接続に用いられた金ワイヤ３に接触
しその金ワイヤ３を破損させる恐れがある。一方、この
キャピラリ１０の小型化には一定の限界があり、上記電
極１ａのピッチが約１１０μｍ以下になると適用不可能
になる。
（ａ）に示すように、上記金ワイヤ３を押し付けるのに
針状のツ−ルであるキャピラリ１０を用いる。このた
め、上記電極１ａが狭ピッチ化すると、このキャピラリ
１０の先端がすでに接続に用いられた金ワイヤ３に接触
しその金ワイヤ３を破損させる恐れがある。一方、この
キャピラリ１０の小型化には一定の限界があり、上記電
極１ａのピッチが約１１０μｍ以下になると適用不可能
になる。
【０００８】上記ＴＡＢ方法では、上記半導体チップ１
の電極１ａの狭ピッチ化に伴い、上記キャリアテ−プ４
上に形成されたインナ−リ−ド６の幅および間隔を狭く
する必要があるが、インナ−リ−ド６は強度が弱いため
幅を狭くすると容易に変形するということがある。ま
た、ボンディング時に生じる上記キャリアテ−プ４の熱
膨張による位置ずれ（約５０μｍ）がボンディング精度
によりシビアな影響を与えるということがある。
の電極１ａの狭ピッチ化に伴い、上記キャリアテ−プ４
上に形成されたインナ−リ−ド６の幅および間隔を狭く
する必要があるが、インナ−リ−ド６は強度が弱いため
幅を狭くすると容易に変形するということがある。ま
た、ボンディング時に生じる上記キャリアテ−プ４の熱
膨張による位置ずれ（約５０μｍ）がボンディング精度
によりシビアな影響を与えるということがある。
【０００９】また、フェイスダウンボンディング方法で
は、上記電極１ａが半導体チップ１の下面に位置するた
め、位置合わせが困難である。このため、有効な位置合
わせ精度を確保するためには、上記電極１ａ…のピッチ
を７０〜８０μｍ以下には設定できないということがあ
る。
は、上記電極１ａが半導体チップ１の下面に位置するた
め、位置合わせが困難である。このため、有効な位置合
わせ精度を確保するためには、上記電極１ａ…のピッチ
を７０〜８０μｍ以下には設定できないということがあ
る。
【００１０】この発明は、このような事情に鑑みてなさ
れたもので、より狭ピッチで設けられた電極を有する半
導体チップを実装可能な半導体チップの実装方法を提供
することを目的とするものである。
れたもので、より狭ピッチで設けられた電極を有する半
導体チップを実装可能な半導体チップの実装方法を提供
することを目的とするものである。
【００１１】
【課題を解決するための手段】この発明の第１の手段
は、半導体チップ上に所定間隔で設けられた複数のチッ
プ側電極と基板上に上記チップ側電極と対応するように
設けられた複数の基板側電極とを接続し、半導体チップ
を上記基板に実装する半導体チップの実装方法におい
て、上記基板側電極と上記チップ側電極とを略同じ高さ
に保持する第１の工程と、すべての基板側電極およびチ
ップ側電極を覆う大きさの金属箔を上記すべての基板側
電極およびチップ側電極に接合する第２の工程と、すべ
ての基板側電極およびチップ側電極に接合された金属箔
のうち各基板側電極とチップ側電極とを連結する帯状の
部分以外の金属箔を除去することで、各基板側電極とチ
ップ側電極間を接続する複数のリ−ドを形成する第３の
工程とを具備することを特徴とするものである。第２の
手段は、上記第１の手段において、上記第３の工程は、
レ−ザ加工によって上記金属箔を切断除去するものであ
ることを特徴するものである。
は、半導体チップ上に所定間隔で設けられた複数のチッ
プ側電極と基板上に上記チップ側電極と対応するように
設けられた複数の基板側電極とを接続し、半導体チップ
を上記基板に実装する半導体チップの実装方法におい
て、上記基板側電極と上記チップ側電極とを略同じ高さ
に保持する第１の工程と、すべての基板側電極およびチ
ップ側電極を覆う大きさの金属箔を上記すべての基板側
電極およびチップ側電極に接合する第２の工程と、すべ
ての基板側電極およびチップ側電極に接合された金属箔
のうち各基板側電極とチップ側電極とを連結する帯状の
部分以外の金属箔を除去することで、各基板側電極とチ
ップ側電極間を接続する複数のリ−ドを形成する第３の
工程とを具備することを特徴とするものである。第２の
手段は、上記第１の手段において、上記第３の工程は、
レ−ザ加工によって上記金属箔を切断除去するものであ
ることを特徴するものである。
【００１２】
【作用】このような構成によれば、金属箔を基板側電極
およびチップ側電極に接合した後にリ−ドを成形するよ
うにしたので、接合時にリ−ドを折り曲げたりリ−ドの
位置ずれが生じたりすることがない。
およびチップ側電極に接合した後にリ−ドを成形するよ
うにしたので、接合時にリ−ドを折り曲げたりリ−ドの
位置ずれが生じたりすることがない。
【００１３】
【実施例】以下、この発明の一実施例を図１、図２を参
照して説明する。図１に１５で示すのは半導体チップで
ある。この半導体チップ１５の上面には、電極パッド１
５ａが所定の狭ピッチ（例えば５０μｍピッチ）で成形
されている。そして、この半導体チップ１５の各電極パ
ッド１５ａ上には、転写バンプ方式あるいは露光・エッ
チングなどの手段により、あらかじめこの発明のチップ
側電極であるバンプ１６（以下、チップ側バンプとい
う）が形成されている。
照して説明する。図１に１５で示すのは半導体チップで
ある。この半導体チップ１５の上面には、電極パッド１
５ａが所定の狭ピッチ（例えば５０μｍピッチ）で成形
されている。そして、この半導体チップ１５の各電極パ
ッド１５ａ上には、転写バンプ方式あるいは露光・エッ
チングなどの手段により、あらかじめこの発明のチップ
側電極であるバンプ１６（以下、チップ側バンプとい
う）が形成されている。
【００１４】一方、この半導体チップ１５が実装される
基板１７は、この半導体チップ１５が搭載される部分に
凹陥部１７ａを具備する。この凹陥部１７ａの周辺部に
は、所定の配線パタ−ン１８が設けられ、この配線パタ
−ン１８上には上記半導体チップ１５の各チップ側バン
プ１６と接続される基板側バンプ１９（基板側電極）が
設けられている。
基板１７は、この半導体チップ１５が搭載される部分に
凹陥部１７ａを具備する。この凹陥部１７ａの周辺部に
は、所定の配線パタ−ン１８が設けられ、この配線パタ
−ン１８上には上記半導体チップ１５の各チップ側バン
プ１６と接続される基板側バンプ１９（基板側電極）が
設けられている。
【００１５】次に、この半導体チップの実装工程につい
て説明する。まず、図１（ａ）に示すように、上記半導
体チップ１５を上記凹陥部１７ａ内にダイボンディング
等の手段により搭載する。このことにより、上記チップ
側バンプ１６と基板側バンプ１９の上面は略同じ高さに
保持される。（第１の工程） 半導体チップ１５が搭載されたならば、半導体チップの
チップ側バンプ１６と上記基板１７に形成された基板側
バンプ１９の全体を覆う大きさの例えば銅製の金属箔２
０を、上記半導体チップ１５および基板１７上に重ね
る。
て説明する。まず、図１（ａ）に示すように、上記半導
体チップ１５を上記凹陥部１７ａ内にダイボンディング
等の手段により搭載する。このことにより、上記チップ
側バンプ１６と基板側バンプ１９の上面は略同じ高さに
保持される。（第１の工程） 半導体チップ１５が搭載されたならば、半導体チップの
チップ側バンプ１６と上記基板１７に形成された基板側
バンプ１９の全体を覆う大きさの例えば銅製の金属箔２
０を、上記半導体チップ１５および基板１７上に重ね
る。
【００１６】ついで、同図（ｂ）に示すように、この金
属箔２０の上面をボンディングツ−ル２２で加圧し加熱
することで、この金属箔２０の下面を上記すべてのチッ
プ側バンプ１６および上記基板側バンプ１９に一括的に
接合する。（第２の工程） 図２（ａ）に示すように、上記金属箔２０がチップ側バ
ンプ１６および基板側バンプ１９に接合されたならば、
レ−ザ加工装置２３を用いて、図に示す一点鎖線に沿っ
て上記金属箔２０を切断する。
属箔２０の上面をボンディングツ−ル２２で加圧し加熱
することで、この金属箔２０の下面を上記すべてのチッ
プ側バンプ１６および上記基板側バンプ１９に一括的に
接合する。（第２の工程） 図２（ａ）に示すように、上記金属箔２０がチップ側バ
ンプ１６および基板側バンプ１９に接合されたならば、
レ−ザ加工装置２３を用いて、図に示す一点鎖線に沿っ
て上記金属箔２０を切断する。
【００１７】この場合において、上記レ−ザ加工装置か
ら発せられるレ−ザ光Ｌは、上記半導体チップ１５およ
び上記基板１７を切断しないものであることが必要条件
となる。
ら発せられるレ−ザ光Ｌは、上記半導体チップ１５およ
び上記基板１７を切断しないものであることが必要条件
となる。
【００１８】このための手段としては、第１に、上記レ
−ザ光Ｌの出力強度を上記金属箔２０は切断できるが上
記半導体チップ１５や基板１７などは切断できない程度
に調整する方法がある。また、第２に、上記レ−ザ光Ｌ
は焦点を通過するとその強度が急激に減少するので、上
記焦点を上記金属箔２０に高精度に一致させる方法があ
る。第３に上記レ−ザ光Ｌの波長を制御し上記金属箔２
０は切断できるが、上記半導体チップ１６や上記基板１
７は切断できない種類のものにする方法などがある。
−ザ光Ｌの出力強度を上記金属箔２０は切断できるが上
記半導体チップ１５や基板１７などは切断できない程度
に調整する方法がある。また、第２に、上記レ−ザ光Ｌ
は焦点を通過するとその強度が急激に減少するので、上
記焦点を上記金属箔２０に高精度に一致させる方法があ
る。第３に上記レ−ザ光Ｌの波長を制御し上記金属箔２
０は切断できるが、上記半導体チップ１６や上記基板１
７は切断できない種類のものにする方法などがある。
【００１９】ついで、上記チップ側バンプ１６と基板側
バンプ１７とを連結する帯状の部分を残し、その部分以
外の金属箔を除去すれば、図２（ｃ）に示すように上記
各チップ側バンプ１６と基板側バンプ１７の間にはリ−
ド２４が架設され、両者は電気的に接続される。（第３
の工程） このような構成によれば、ワイヤボンディング方法と異
なりキャピラリ（図３（ａ）に示す１０）が不要である
から、上記リ−ド２４…を設ける間隔を狭ピッチ化して
も隣のリ−ド２４を破損することはない。また、ＴＡＢ
方法と異なり、上記金属箔２０をチップ側バンプ１６お
よび基板側バンプ１９に一括的に接続した後にリ−ド２
４を形成するようにしたので、ボンディング時にリ−ド
２４を曲げるようなことはなく、また、熱膨張による位
置ずれを考慮しなくても良い。さらに、フェイスダウン
方法と異なり、ボンディング時（接合時）に高精度な位
置決めが不要である。
バンプ１７とを連結する帯状の部分を残し、その部分以
外の金属箔を除去すれば、図２（ｃ）に示すように上記
各チップ側バンプ１６と基板側バンプ１７の間にはリ−
ド２４が架設され、両者は電気的に接続される。（第３
の工程） このような構成によれば、ワイヤボンディング方法と異
なりキャピラリ（図３（ａ）に示す１０）が不要である
から、上記リ−ド２４…を設ける間隔を狭ピッチ化して
も隣のリ−ド２４を破損することはない。また、ＴＡＢ
方法と異なり、上記金属箔２０をチップ側バンプ１６お
よび基板側バンプ１９に一括的に接続した後にリ−ド２
４を形成するようにしたので、ボンディング時にリ−ド
２４を曲げるようなことはなく、また、熱膨張による位
置ずれを考慮しなくても良い。さらに、フェイスダウン
方法と異なり、ボンディング時（接合時）に高精度な位
置決めが不要である。
【００２０】したがって、実装可能な上記リ−ド２４
（電極パッド１５ａ）のピッチは、形成可能なバンプ１
６、１９の寸法により決定される。現状で形成可能なバ
ンプの寸法は、約５０μｍであり、ワイヤボンディング
の１１０μｍ、ＴＡＢ方法の８０μｍに比べ、狭ピッチ
で形成することができる。したがって、従来例に比較し
て、より狭ピッチで設けられた電極１５ａを有する半導
体チップ１５を実装することができる効果がある。
（電極パッド１５ａ）のピッチは、形成可能なバンプ１
６、１９の寸法により決定される。現状で形成可能なバ
ンプの寸法は、約５０μｍであり、ワイヤボンディング
の１１０μｍ、ＴＡＢ方法の８０μｍに比べ、狭ピッチ
で形成することができる。したがって、従来例に比較し
て、より狭ピッチで設けられた電極１５ａを有する半導
体チップ１５を実装することができる効果がある。
【００２１】なお、この発明は、上記一実施例に限定さ
れるものではなく、発明の要旨を変更しない範囲で種々
変形可能である。例えば、上記一実施例では、上記チッ
プ側バンプ１６および基板側バンプ１９として金製のバ
ンプを用いたが、これに限定されるものではなく、ハン
ダ製のバンプであっても良い。
れるものではなく、発明の要旨を変更しない範囲で種々
変形可能である。例えば、上記一実施例では、上記チッ
プ側バンプ１６および基板側バンプ１９として金製のバ
ンプを用いたが、これに限定されるものではなく、ハン
ダ製のバンプであっても良い。
【００２２】また、上記リ−ド２４を形成するのにレ−
ザ加工装置を用いたが、これに限定されるものではな
く、上記金属箔２０のリ−ドとなる部分にマスクを施
し、エッチング等の手段により上記リ−ド２４を形成す
るようにしても良い。
ザ加工装置を用いたが、これに限定されるものではな
く、上記金属箔２０のリ−ドとなる部分にマスクを施
し、エッチング等の手段により上記リ−ド２４を形成す
るようにしても良い。
【００２３】
【発明の効果】以上述べたように、この発明の第１の構
成は、半導体チップ上に所定間隔で設けられた複数のチ
ップ側電極と基板上に上記チップ側電極と対応するよう
に設けられた複数の基板側電極とを接続し、半導体チッ
プを上記基板に実装する半導体チップの実装方法におい
て、上記基板側電極と上記チップ側電極とを略同じ高さ
に保持する第１の工程と、すべての基板側電極およびチ
ップ側電極を覆う大きさの金属箔を上記すべての基板側
電極およびチップ側電極に接合する第２の工程と、すべ
ての基板側電極およびチップ側電極に接合された金属箔
のうち各基板側電極とチップ側電極とを連結する帯状の
部分以外の金属箔を除去することで、各基板側電極とチ
ップ側電極間を接続する複数のリ−ドを形成する第３の
工程とを具備するものである。
成は、半導体チップ上に所定間隔で設けられた複数のチ
ップ側電極と基板上に上記チップ側電極と対応するよう
に設けられた複数の基板側電極とを接続し、半導体チッ
プを上記基板に実装する半導体チップの実装方法におい
て、上記基板側電極と上記チップ側電極とを略同じ高さ
に保持する第１の工程と、すべての基板側電極およびチ
ップ側電極を覆う大きさの金属箔を上記すべての基板側
電極およびチップ側電極に接合する第２の工程と、すべ
ての基板側電極およびチップ側電極に接合された金属箔
のうち各基板側電極とチップ側電極とを連結する帯状の
部分以外の金属箔を除去することで、各基板側電極とチ
ップ側電極間を接続する複数のリ−ドを形成する第３の
工程とを具備するものである。
【００２４】第２の構成は、上記第１の構成において、
上記第３の工程は、レ−ザ加工によって上記金属箔を切
断除去するものとしたものである。このような構成によ
れば、ワイヤボンディング方法と異なりキャピラリが不
要であるから、リ−ドを設ける間隔を狭ピッチ化しても
隣のリ−ドを破損することはない。
上記第３の工程は、レ−ザ加工によって上記金属箔を切
断除去するものとしたものである。このような構成によ
れば、ワイヤボンディング方法と異なりキャピラリが不
要であるから、リ−ドを設ける間隔を狭ピッチ化しても
隣のリ−ドを破損することはない。
【００２５】また、ＴＡＢ方法と異なり、上記金属箔を
チップ側電極および基板側電極に一括的に接合した後に
リ−ドを形成するようにしたので、接合時にこのリ−ド
を曲げるようなことはなく、また、熱膨張による位置ず
れを考慮しなくても良い。
チップ側電極および基板側電極に一括的に接合した後に
リ−ドを形成するようにしたので、接合時にこのリ−ド
を曲げるようなことはなく、また、熱膨張による位置ず
れを考慮しなくても良い。
【００２６】さらに、フェイスダウン方法と異なり、ボ
ンディング時（接合時）に高精度な位置決めが不要であ
る。したがって、従来例に比較して、より狭ピッチで設
けられたチップ側電極を有する半導体チップを良好に実
装することができ、近年の高密度実装、高精度実装の要
請に有効に対応できる効果がある。
ンディング時（接合時）に高精度な位置決めが不要であ
る。したがって、従来例に比較して、より狭ピッチで設
けられたチップ側電極を有する半導体チップを良好に実
装することができ、近年の高密度実装、高精度実装の要
請に有効に対応できる効果がある。
【図１】（ａ）、（ｂ）は、この発明の一実施例を示す
工程図。
工程図。
【図２】（ａ）〜（ｃ）は、同じく、工程図。
【図３】（ａ）はワイヤボンディング方法を示す工程
図、（ｂ）はＴＡＢ方法を示す工程図、（ｃ）はフェイ
スダウン方法を示す工程図。
図、（ｂ）はＴＡＢ方法を示す工程図、（ｃ）はフェイ
スダウン方法を示す工程図。
１５…半導体チップ、１６…チップ側バンプ（チップ側
電極）、１７…基板、１９…基板側バンプ（基板側電
極）、２０…金属箔、２３…レ−ザ加工装置、Ｌ…レ−
ザ光、２４…リ−ド。
電極）、１７…基板、１９…基板側バンプ（基板側電
極）、２０…金属箔、２３…レ−ザ加工装置、Ｌ…レ−
ザ光、２４…リ−ド。
Claims (2)
- 【請求項１】 半導体チップ上に所定間隔で設けられた
複数のチップ側電極と基板上に上記チップ側電極と対応
するように設けられた複数の基板側電極とを接続し、半
導体チップを上記基板に実装する半導体チップの実装方
法において、上記基板側電極と上記チップ側電極とを略
同じ高さに保持する第１の工程と、すべての基板側電極
およびチップ側電極を覆う大きさの金属箔を上記すべて
の基板側電極およびチップ側電極に接合する第２の工程
と、すべての基板側電極およびチップ側電極に接合され
た金属箔のうち各基板側電極とチップ側電極とを連結す
る帯状の部分以外の金属箔を除去することで、各基板側
電極とチップ側電極間を接続する複数のリ−ドを形成す
る第３の工程とを具備することを特徴とする半導体チッ
プの実装方法。 - 【請求項２】 上記第３の工程は、レ−ザ加工によって
上記金属箔を除去するものであることを特徴する請求項
１記載の半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5144722A JPH077049A (ja) | 1993-06-16 | 1993-06-16 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5144722A JPH077049A (ja) | 1993-06-16 | 1993-06-16 | 半導体チップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077049A true JPH077049A (ja) | 1995-01-10 |
Family
ID=15368798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5144722A Pending JPH077049A (ja) | 1993-06-16 | 1993-06-16 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077049A (ja) |
-
1993
- 1993-06-16 JP JP5144722A patent/JPH077049A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209994B1 (ko) | 칩 사이즈 패키지형 반도체 장치의 제조 방법 | |
| US5530282A (en) | Semiconductor device having a multilayer interconnection structure | |
| US6192579B1 (en) | Tape carrier and manufacturing method therefor | |
| US6323434B1 (en) | Circuit board and production method thereof | |
| KR100198682B1 (ko) | 반도체 디바이스 제조방법 | |
| JPH077049A (ja) | 半導体チップの実装方法 | |
| US6258622B1 (en) | Flip clip bonding leadframe-type packaging method for integrated circuit device and a device formed by the packaging method | |
| JP3827978B2 (ja) | 半導体装置の製造方法 | |
| US6814274B2 (en) | Bonding tool capable of bonding inner leads of tab tapes to electrode pads in high quality and high productivity and bonding method | |
| JP2803211B2 (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JPH05291260A (ja) | バンプ形成方法 | |
| JP2888036B2 (ja) | 半導体装置の製造方法 | |
| JP3383597B2 (ja) | 半導体装置の製造方法 | |
| JP3067364B2 (ja) | 金属突起電極付き半導体装置 | |
| JP2867547B2 (ja) | 導電突起の形成方法 | |
| JP2771301B2 (ja) | Ｔａｂリード型半導体装置 | |
| JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
| EP0901164A2 (en) | Integrated circuit packaging method, packaging apparatus, and package | |
| JP3021508B2 (ja) | 導電突起の形成方法 | |
| JPH06196531A (ja) | 半導体装置およびその製造方法 | |
| JPH1140605A (ja) | テープキャリアパッケージ | |
| JP2521693B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS59152656A (ja) | 半導体装置 | |
| JP3021509B2 (ja) | 導電突起の形成方法 | |
| JPH04267535A (ja) | フィルムキャリヤテープ |